-
pci9504
Verilog 语言编写 PCI9054 控制器的接口电路,实现 PCI总线到本地 8 位总线的转接控制(The Verilog language writes the interface circuit of the PCI9054 controller to realize the transfer control of the PCI bus to the local 8 bit bus)
- 2020-11-06 11:39:49下载
- 积分:1
-
piano_final
ASK,FSK,PSK,DPSK调制解调的详细仿真代码(ASK, FSK, PSK, DPSK modulation and demodulation detailed simulation code)
- 2021-02-26 16:49:37下载
- 积分:1
-
VHDL学习总结,简要概括了VHDL,非常适合做学习的总结
VHDL学习总结,简要概括了VHDL,非常适合做学习的总结-VHDL study conclusion, a brief summary of VHDL, very suitable for learning to do a summary of
- 2022-05-29 12:42:36下载
- 积分:1
-
AHBtoAPB
AHBtoAPB设计基于AMBA总线协议的APB Bridge设计(AHB to APB designThe AHB to APB bridge interface is an AHB slave. When accessed (in normal operation or system test) it initiates an access to the APB.)
- 2012-01-30 12:47:15下载
- 积分:1
-
viterbi
维特比译码,卷积编码,verilog编写,2,1,2编码(Victor than decoding, convolution code, verilog write, 2,1,2 coding
)
- 2011-12-08 23:10:45下载
- 积分:1
-
it performs the serail dividing operations
it performs the serail dividing operations
- 2022-11-07 21:55:03下载
- 积分:1
-
GAL16V8反汇编源程序JED2ABEL.C 把jec汇编成abel文件
GAL16V8反汇编源程序JED2ABEL.C 把jec汇编成abel文件-GAL16V8 disassemble source JED2ABEL.C the JEC document compiled abel
- 2022-03-24 15:17:02下载
- 积分:1
-
PmodTMP Weatther Sttattiion 演示
此演示展示了如何利用两个 PmodRF1 无线无线电收发器进行数据通信。
该项目分为两个组成部分,一个基站和远程站。每个站是
由 Cerebot 纳米微控制器板,接收从温度数据控制
PmodTMP 温度计。
从监控站的温度数据通过无线方式传输到基站使用
两个 PmodRF1s。一旦基站接收到的远程温度数据,它显示两个
PmodCLS 显示屏上的基地和远程温度。远程站然后再睡 30
秒钟,以节省电池电量。30 秒后远程站花和传输另一种
温度读数和进程重复。
- 2022-01-22 11:59:54下载
- 积分:1
-
Six-phase-Motor-Based-on-DSP
说明: 设计了六相感应电机的控还原
制平台的硬件结构及其各个组成部分,控制平台结构主要由DSP控制系统和主驱动电路系统以及检测电路系统组成。控制系统采用TI公司的TMS320F2812快速DSP控制芯片。
(This paper designs the hardware structure of the six-phase motor control system and introduces every component. The control platform consists of DSP control system, main drive circuit system and detection circuit system .The control system adopts TMS320F2812 DSP chip of TI Company. 更多还原
)
- 2011-03-01 12:08:36下载
- 积分:1
-
用例化语句和case语句编写的全加器的VHDL描述。
用例化语句和case语句编写的全加器的VHDL描述。-Of statements were prepared using the full adder of the VHDL description.
- 2022-01-26 02:45:15下载
- 积分:1