登录
首页 » VHDL » VHDL编写的flash控制器源代码.包含testbench。

VHDL编写的flash控制器源代码.包含testbench。

于 2022-03-18 发布 文件大小:5.30 kB
0 124
下载积分: 2 下载次数: 1

代码说明:

VHDL编写的flash控制器源代码.包含testbench。-Prepared by flash controller VHDL source code. Contains testbench.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Chip_74HC595
    用Verilog描述了一款简单逻辑芯片74HC595的功能该芯片功能为:带输出锁存的8位移位寄存器(use the verilog to describe a simple chip 74HC595 with 8-Bit Serial-In, Parallel-Out Shift Reg and High-Current 3-State Outputs Reg)
    2020-11-29 21:49:29下载
    积分:1
  • ppm
    ppm调制的verilog代码 可实现ppm调制(ppm modulation verilog code ppm modulation)
    2012-10-23 11:29:33下载
    积分:1
  • verilog黄金参考指南中文版
    Verilog 黄金参考指南是 Verilog 硬件描述语言及其语法 语义 合并以及将它应用到硬件设计的一个简明的快速参考指南。(Verilog Golden Reference Guide is a concise and fast reference guide for Verilog Hardware Description Language and its syntax and semantics merging and its application to hardware design.)
    2020-06-18 04:20:02下载
    积分:1
  • RS(255,247)编码解码器Verilog源代码
    说明:  RS(255,247)编码解码器Verilog源代码(Verilog source code of RS (255247) codec)
    2021-02-08 17:09:54下载
    积分:1
  • 硬件仿真
    说明:  基于FPGA的QPSK系统仿真及验证,硬件部分。(Simulation and verification of QPSK system based on FPGA)
    2021-02-06 16:21:17下载
    积分:1
  • TLC2543
    使用Verilog实现的AD采样,很有用的!(Implemented using Verilog AD sampling, very useful!)
    2020-11-18 15:59:39下载
    积分:1
  • 数字钟的实现 FPGA上运行 VHDL编写
    数字钟的实现 FPGA上运行 VHDL编写-Digital clock running on the FPGA to achieve the preparation of VHDL
    2023-08-20 09:25:06下载
    积分:1
  • 分布式算法在20多年前被首次提出,但直到Xilinx发明FPGA的查找表结构以后,分布式算法才在20世纪90年代初重新受到重视,并被有效地应用在FIR滤波器的设...
    分布式算法在20多年前被首次提出,但直到Xilinx发明FPGA的查找表结构以后,分布式算法才在20世纪90年代初重新受到重视,并被有效地应用在FIR滤波器的设计中。 分布式算法是基于查找表的一种计算方法,在利用FPGA实现数字信号处理方面发挥着重要的作用,可以大大提高信号的处理效率。它主要应用于数字滤波、频率转换等数字信号处理的乘累加运算。 -see up
    2022-03-07 11:31:33下载
    积分:1
  • 利用FPGA实现的脉宽测试技术,基于VHDL,测试误差为时钟周期
    利用FPGA实现的脉宽测试技术,基于VHDL,测试误差为时钟周期-Use of FPGA technology to achieve the pulse-width test, based on VHDL, test error of clock cycles
    2022-06-26 11:28:29下载
    积分:1
  • Interleaver_Deinterleaver
    通信中卷积交织/解交织FPGA源程序,采用verilogHDL代码实现,包含测试程序,经过验证。(Communication in the convolutional interleaving/de interleaving FPGA source program, using verilogHDL code to achieve, including test procedures, after verification.)
    2021-04-17 15:18:53下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载