-
BT656_RGB
BT656转RGB的算法实现代码,使用VORILOG语言编写(BT656-->RGB, verilog)
- 2021-02-24 09:39:39下载
- 积分:1
-
这是一个verilog代码为根升余弦滤波器
this is a verilog code for root raised cosine filter
- 2022-05-25 01:29:30下载
- 积分:1
-
用verilog语言实现的霍夫曼压缩编码算法
说明: 一种用verilog语言实现的霍夫曼压缩编码算法(Huffman compression implemented by Verilog)
- 2019-11-18 18:29:45下载
- 积分:1
-
基数 4 蝴蝶算法的实现
给定的序列
x(n) 被摧毁成 4 序列的长度 N/4 每个。而不是划分
用密度泛函理论计算成两半在 RAD2,种四分。N 点
输入的序列被分成四个的子序列,x(4n),x(4n+1),,x(4n+2),和
x (4n + 3),其中 n = 0,1,...N/4-1.Radix-4 使用日志4N
阶段,每个阶段有 N/4 蝴蝶。N/4 蝴蝶涉及每年
阶段和阶段数目是日志4N N 点序列。因此,
复杂的乘法次数是 3N/4 日志4N 和数目
复杂的加法是 12N/4 日志4n。在基数 2 FFT 的比较
复杂的乘法次数是减少 25%
- 2023-08-02 05:25:03下载
- 积分:1
-
demo_as32ttl1w
可以获取各种字符,并在数码管显示出来,非常的靠谱且稳定(Various characters can be acquired and displayed on the digital tube.)
- 2020-06-16 15:00:02下载
- 积分:1
-
Xilinx 7系列FPGA资料
说明: 对fpga的学习有一点帮助,属于较为基础的部分(It has a little help to the study of FPGA, which belongs to the more basic part)
- 2021-04-07 12:03:10下载
- 积分:1
-
The VHDL source code digital clock, you can achieve at school, school grade feat...
数字钟的VHDL源程序,可以实现校时,校分等功能,并在试验箱上运行成功-The VHDL source code digital clock, you can achieve at school, school grade features, and success in the chamber is running on
- 2023-02-06 10:05:04下载
- 积分:1
-
用硬件描述语言编程实现减法器,实现两个操作数的减法
用硬件描述语言编程实现减法器,实现两个操作数的减法-Using hardware description language programming subtraction, and the achievement of the two operands of the subtraction
- 2022-06-29 17:16:40下载
- 积分:1
-
TMDXEVM6678L_EVM_A101-1_GBR
TMS320C6678 EVM TMS320C6678 EVM GOOD(TMS320C6678 EVM GOOD TMS320C6678 EVM GOOD)
- 2013-08-15 08:50:26下载
- 积分:1
-
frame_syn
- 2010-04-28 10:34:32下载
- 积分:1