-
CPU
不同方法实现的CPU系统。同样支持加减乘,逻辑/算术移位,与或非等建议指令。(Different methods to achieve CPU system. Also supports, subtraction, multiplication, logic/arithmetic shift, and the like or recommend instruction.)
- 2016-04-16 20:30:51下载
- 积分:1
-
vibration-test-for-shafting-system
轴系测试程序,多通道输入输出,实现时域、频域、轴心轨迹、瀑布图等功能。(Shafting test program, multi-channel input and output, to achieve time domain, frequency domain, orbit, waterfall and other functions.)
- 2013-06-28 16:20:50下载
- 积分:1
-
report
说明: report for a report for a class
- 2019-04-17 21:19:15下载
- 积分:1
-
TugasUAS_AuditTI_1504505017_Reguler
说明: ertyguhijop[lkjhvbn hiouopi][[poiuy
- 2019-02-05 09:18:23下载
- 积分:1
-
freq_meter
使用verilog写的频率计,可切换档位(Frequency counter using verilog write switch stalls)
- 2012-12-08 00:54:56下载
- 积分:1
-
square_syn
说明: 平方环载波同步法FPGA实现的verilog代码(square loop carrier wave syn)
- 2021-03-04 23:59:32下载
- 积分:1
-
design-of-CAN-based-on-VHDL
基于Verilog+HDL设计CAN控制器,详细介绍各功能模块的设计。本论文的重点是CAN总线通信控制器的前端设计。即用Verilog HDL语言完成CAN协议的数据链路层的RTL级设计,实现其功能,并且能够在FPGA开发平台Quartos上通过仿真验证,证明其正确性(Verilog+ HDL-based design of CAN controller, detailed design of each functional module. This paper focuses on the CAN bus communication controller front-end design. Verilog HDL language that is used to complete the data link layer CAN protocol the RTL-level design, to achieve its function, and can be on the FPGA development platform Quartos by simulation to prove its correctness)
- 2011-07-22 15:22:27下载
- 积分:1
-
设计和实施太阳能能量采集
探索集成太阳能energyharvesting作为动力源用于低功率系统,energyscavenging基于无源像素结构,在CMOS光电二极管的阵列imagershas已经制造一起在一个0.35-米本体工艺利用机chipinterconnect实现存储电容器。集成的垂直板capacitorsenable密集的能量储存在不限制光学效率。测试wereconducted既具有白色光源和绿色激光。 Measurementsindicate是225 W /毫米。 的fullyintegrated存储电容器的能量密度是不与系统级packagesolutions如超级电容器或电池可印刷有竞争力,甚至与缩放ITRS蓝图的tothe结束。然而,对于应用具有非常低energystorage要求或成本限制,限制系统inpackageintegration,利用互连寄生电容用于储存可aviable溶液。和机器人的利用太阳能的光控制,如果光fromeast方向,机器人将在向前方向上移动,如果光fromwest方向,机器人将在相反的方向移动。电池文本框:电池SOLAR细胞平行四边形:SOLARCELLSLDR文本框:LDR机器人文本框:机器人集成太阳能energyscavenging和存储的组合,可以使一个新的发电成本低,寿命长,小体积的系统对于将来的无线传感器网络或RFID应用程序。对于25毫米的总面积的光电二极管组成的3二极管串联的themetal存储电容对并联连接的,D1,D2和D3can供给足够的能量,用于DSP分别产生687,745和903 outputsamples每个二极管。本文介绍的光电二极管的阵列,仿照aftera被动像素成像器,具有在acommodity CMOS工艺存储电容器集成在一起。
- 2022-03-09 13:09:09下载
- 积分:1
-
在quartus中使用IP核的实际例子与流程
在quartus中使用IP核的实际例子与流程-The use of IP in the Quartus practical examples and nuclear flow
- 2022-08-07 01:33:34下载
- 积分:1
-
8051 kernel (vhdl) This is version 1.1. Of the M C8051 IP core. FPGA operation....
8051的内核(vhdl)
This is version 1.1. of the MC8051 IP core. 在FPGA上运行.供有精力的人研究.-8051 kernel (vhdl) This is version 1.1. Of the M C8051 IP core. FPGA operation. have the energy for the study.
- 2022-03-03 01:17:14下载
- 积分:1