FIR滤波器的VHDL语言实现

verilog讲义 卡内基梅陇大学verilog课程讲义-unlocked 卡内基梅陇大学verilog课程讲义-unlocked(Verilog Course Lectures at Carnegie Mellon, University Verilog Course Lectures at Carnegie Mellon University Verilog Course Lectures at Carnegie Mellon University)

LBM用于Poiseuille流初学者程序，直接反弹格式(LBM Poiseuille)

关于两种实现pwm的方法 基于51单片机设计-on two methods to achieve PWM 51 microcontroller-based design

New files for pudn website

VHDL的初学者可以参考此VHDL加法器，相信会给你带来不小的收获-VHDL beginner can refer to the VHDL adder, I believe will bring you not a small harvest

说明：  AES TSAPI Retrieve Event in Non-blocking Mode

ht82v38 线性ccd 16位 AD转换fpga程序VHDLHT82V26(38)是Holtek(隶属台湾盛群半导体股份有限公司)出品的专用于CCD/CIS模拟信号的处理器。当然，其也可做为通用ADC芯片使用。 HT82V38采用3.3V,5V工作电源，采用三个信道的结构（3个ADC输入通道，分别为R、G、B通道），可提供一个、两个或三个信道的操作模式供用户选择，其A/D转换器精度为16位（16bit），转换速率最高达到30MSPS。

JOP内核字节码获取，很难找的东东，呕血之作-JOP core byte code access, it is difficult to find the price. Zhi for hematemesis

利用verilog语言设计实现8路FIR滤波-Using verilog Language Design and Implementation of 8-channel FIR filter

ALTERA on chip fifo. this document is from altera. good resouce