Verilog HDL的PLI子程序接口，用于与用户C程序在2个方向上传输数据，可用xilinx ISE，quartusii或modelsim仿真，...

用vhdl语言编写的基于FPGA的波形发生器。对于做实验需要产生的波形非常有用。-VHDL language using FPGA-based waveform generator. Does the need for experimental waveforms generated very useful.

VHDL实现简单的8位CPU doc文件上有源代码-VHDL simple eight CPU doc documents Active code

通信系统的FSK调制程序，比较实用，包括完整的工程-FSK modulation communication system procedures, more practical, including the complete works

FPGA核心代码，可在工程中直接使用。-FPGA core code, can be directly used in engineering.

针对传统CPM正交扩频系统实现复杂度高的问题，提出了一种基于预编码的CPM正交扩频系统。(Pre—encoded CPM orthogonal spread spectrum system)

This is a simple example of FIFO(first in and first out) module written in verilog code(This is a simple example of FIFO (first in and first out) module written in verilog code)

设计一个由一条主干道和一条支干道的汇合点形成的十字交叉路口的交通灯控制器： 1)       主、支干道各设有3个方向的绿、黄、红指示灯（左转、直行和右转），每个行驶方向均配有时间显示数码管；2)       主干道处于常允许通行状态，而支干道有车来才允许通行（由外部信号通知）。3)       当主、支道均有车时，两者交替允许通行，主干道每次放行90s，支干道每次放行60s，在每次由亮绿灯变成亮红灯的转换过程中，要亮5s黄灯作为过渡，并进行减计时显示。

一个关于VERILOG与VHDL混合编程，混合验证的资料(A hybrid programming on VERILOG and VHDL, mixed verification data)

VHDL的重要PPT资料,对初学者非常有益处-VHDL important PPT information is very useful for beginners

cordic算法的fpga的实现 采用altera芯片-cordic realization algorithm using fpga chip altera