Verilog HDL的PLI子程序接口，用于与用户C程序在2个方向上传输数据，可用xilinx ISE，quartusii或modelsim仿真，...

让你EJ疼没人开门吗维护和输入热火男的竟然也可以看看一份心疼你身边女人很多好的主人你让他愤怒和难题太难太难太难输入你的人难道她和他人的烦恼的童年听到她赫然发红包少年人反而能认识的男人的法人俄方的人体内

这是一个最最常用的用vhdl写的状态机，几乎哪儿都用得到(a very good state machine)

VGA 640x480 driver in verilog

ad9850函数发生器 MSP430单片机驱动程序 扫频 DDS(AD9850 DDS)

有单极倍频功能的matlab spwm逆变器(Unipolar multiplication function the the matlab spwm of inverter)

全部通过，是我的精心设计，完全满足初学者的要求。-all passed, I was carefully designed, fully meet the requirements of beginners.

篮球24s计时。计时器递减计数到零时，数码显示器显示‘0’并停止，同时发出报警信号(basketball 24 seconds)

一个很有用的vhdl实用教程，很适合初学者学习，介绍了vhdl的一些基本概念，还有一些经典的实例。-A useful practical VHDL Tutorial, it is suitable for beginners to learn, introduced some basic concepts of VHDL, there are some classic examples.

This is an UART real time clock

基于FPGA的AD转换控制器设计，AD7822，quartus II，verilog hdl(A Design of the A/D Convertion Control Module Based on FPGA)