-
各种加法器的 vhdl 代码
下面是各种文件，有 vhdl 代码和进位保留加法器的验证平台，进行超前进位加法器，等等。综合和代码已经模拟了。
给出的所有加法器是 16 位加法器，并实施新思科技。
- 2022-03-07 01:53:22下载
- 积分：1
-
vga接口的工程实现，基于altera环境，需要的可以
vga接口的工程实现，基于altera环境，需要的可以-vga interface engineering implementation, based on altera environment, need to take a look at
- 2023-04-22 21:05:04下载
- 积分：1
-
cordic
说明： 16级流水线型cordic旋转代码以及测试文件，亲测好用(16-stage pipelined cordic rotation code and test files, pro-testing)
- 2019-03-09 08:59:01下载
- 积分：1
-
exp12
说明： 浙江大学计算机组成实验12指令扩展多周期CPU实现(The implementation of 12 instruction extended multi cycle CPU in Computer Composition Experiment of Zhejiang University)
- 2020-10-09 16:17:35下载
- 积分：1
-
verilog实现的“状态机实现AD574数模转换”
verilog实现的“状态机实现AD574数模转换”-verilog to achieve a " state machine to achieve AD574 digital-analog conversion"
- 2023-01-02 18:45:07下载
- 积分：1
-
bits FIFO with synchronizer. Pass the sy nthesis using Synopsys tools
32bits FIFO with synchronizer. pass the synthesis using Synopsys tools-bits FIFO with synchronizer. Pass the sy nthesis using Synopsys tools
- 2023-01-08 07:50:03下载
- 积分：1
-
add
流水线乘法器与加法器
开发环境：Modelsim（verilog hdl）(Multiplier and adder pipeline development environment: Modelsim (verilog hdl))
- 2009-05-18 12:19:24下载
- 积分：1
-
mif
使用metlab生产正弦波和三角波的采样值，供vhdl等语言调用来产生波形(use metlab production sine wave and triangular wave of sampling, for languages such as call vhdl to generate waveforms)
- 2007-05-15 15:51:39下载
- 积分：1
-
NIOS II IDE 编程， uart_txd测试程序，仅供参考。
NIOS II IDE 编程， uart_txd测试程序，仅供参考。-NIOS II IDE programming, uart_txd testing procedures, for information purposes only.
- 2022-05-23 19:16:50下载
- 积分：1
-
BPSK
BINARY PHASE SHIFT KEYING
- 2014-08-20 17:35:44下载
- 积分：1
