登录
首页 » VHDL » 自己编写的经过QuartusII验证的Verilog HDL程序,可以实现常见功能...

自己编写的经过QuartusII验证的Verilog HDL程序,可以实现常见功能...

于 2022-01-23 发布 文件大小:5.56 kB
0 157
下载积分: 2 下载次数: 1

代码说明:

自己编写的经过QuartusII验证的Verilog HDL程序,可以实现常见功能-After QuartusII their written procedures for verification of the Verilog HDL, can achieve common features

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 8*8键盘矩阵 用作单片机 8*8键盘矩阵 用作单片机 8*8键盘矩阵 用作单片机...
    8*8键盘矩阵 用作单片机 8*8键盘矩阵 用作单片机 8*8键盘矩阵 用作单片机-8* 8 keyboard matrix used as a microcontroller 8* 8 keyboard matrix used as a microcontroller 8* 8 keyboard matrix used as a microcontroller 8* 8 keyboard matrix used as a MCU
    2022-02-28 23:49:24下载
    积分:1
  • 通过UART从PC主机读取图片数据,并完成图片在VGA显示器上的显示...
    通过UART从PC主机读取图片数据,并完成图片在VGA显示器上的显示-through UART from the host PC to read image data, and complete picture of the VGA display on the show
    2023-08-09 21:00:04下载
    积分:1
  • RISC-V-Reader-Chinese-v2p1
    说明:  RISC-V 芯片设计规范,很有参考价值,开源芯片设计必备参考资料,希望对大家有帮助。(The RISC-V Foundation is chartered to standardize and promote the open RISC-V instruction set architecture)
    2020-07-01 23:00:02下载
    积分:1
  • EMI
    说明:  Simetrix EMI滤波器设计,实际测试有效果。(Simetrix EMI filter design, the actual test results are effective.)
    2019-10-01 22:28:37下载
    积分:1
  • 数字密码锁
    数字密码锁的vhdl实现,包括设置密码,修改密码,报警。
    2022-08-09 06:17:11下载
    积分:1
  • 十六进制7Segment时钟
    十六进制计数器递增 ALTERA FPGA 板 7 段显示器上的每一秒。
    2022-07-13 21:46:37下载
    积分:1
  • 8051的Verilog
    8051的Verilog-Verilog OF 8051
    2022-06-15 04:13:18下载
    积分:1
  • T13_USB
    本示例为基于FPGA红色飓风一代IDS-EP1C6/12开发板的USB传输,实现了pc端接收来自FPGA开发板的数据,并显示条纹,具体使用说明见解压后的说明文档。(This example is based on red hurricane generation FPGA development board' s USB transfer IDS-EP1C6/12 realized pc client receives the data from the FPGA development board and display stripes, detailed instructions, see the documentation after decompression.)
    2011-01-05 15:10:38下载
    积分:1
  • PIC单片机学习软件及其资料
    PIC单片机学习软件及其资料,入门到精通(PIC MCU learning software and its information, entry to proficiency)
    2019-07-04 17:17:40下载
    积分:1
  • 设计含异步清零和同步时钟使能的加法计数器
    设计含异步清零和同步时钟使能的加法计数器-Clear design with asynchronous and synchronous clock so that the adder counter
    2023-03-27 21:05:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载