A brief introduction of direct digital frequency synthesis (DD S), the use of DD...

VHDL实现的8位乘法器，所有仿真全部通过-VHDL to achieve 8-bit multiplier

SPH的原始代码，希望可以帮到大家啊关于模拟poiseuille的(simulate poiseuille fuild)

NiosII_Exercises_Ver3,this niosII 3.o for cyclone

应用背景一个时间签名方案依赖于哈希函数，因此，假设是抵抗攻击用量子计算机。这些方法本身就提高了一个关键的管理问题，作为密钥对只能用于一个消息。这意味着，对于一次性签名方案的工作，发送者必须将验证密钥与邮件和签名一起传递。在接受，接收器在验证签名前验证验证密钥的真实性。基于哈希树的解决这个问题的方法是根据大量的验证密钥的真实性来解决这个问题一根钥匙的真实性。然而，这种方法会导致计算，通信和存储间接费用。由于硬件加速，本文提出，第一次，一个处理器架构这提高了性能的一次性签名方案，而不占用内存的使用和通信特性。这种架构实现链式Merkle签名方案的基础上温特尼茨的一次性签名方案。所有操作，即密钥生成、签名和验证都是在FPGA平台上实现，作为一个协处理器。原型的定时测量显示至少一个数量级相比，相同的软件解决方案的性能提升。关键技术这是第一次，一种Merkle签名的硬件解决方案作为一个候选的后量子密码技术，这说明了本系统在现代的可行性FPGA。达到10和70之间的加速因子。复杂性通过定义特定于应用程序的应用程序来定义这个系统高模块化的处理器体系结构。除了平行性级，许多参数，如温特尼茨参数，树高和CMSS级别数为设计可由系统设计人员调整的参数来获得性能和资源的预期设计目标使用。尽管其接受的特征，典型的加密处理器将进行优化处理。此外，由于布拉姆利用相对较低，内存密集型MCP的会实现，它允许建立更多更大的子树进一步提升处理器性能。

说明：  关于usb调试相关测试 代码，用于测试和适配等(usb coding for testing , verigy, for studing usb and fpga)

EKG SIGNAL PROCESSING THROUGH CORDIC

本原代码中利用VHDL语言编写了RAM、FIFO、ROM等常用的存储和缓冲部件，完全的代码在ALTERA的FPGA上已经通过仿真测试，保证可用.-primitive code using VHDL prepared RAM, FIFO, ROM, and other commonly used storage and buffer components, complete code in the Altera FPGA simulation test has been passed to ensure that available.

r80515源代码，包含说明文档。FPGA验证通过(r80515 source code, including documentation. Verified by FPGA)

应用背景这是lm016液晶的VHDL代码。lm016液晶显示器基本上由2行和2列组成。有2种类型接口，8）1位接口2）4位接口在这个包中给出了8位接口代码因为它很容易，但唯一的缺点是，它使用了更多的引脚数据和指令传输。关键技术此代码是 测试；FPGA开发板–xc6slx9-tqg144斯巴达6注意：液晶显示器引脚数字引脚47液晶使能引脚数字引脚50LCD RW引脚数字引脚48LCD D0引脚数字引脚51液晶D1引脚数字引脚55LCD D2引脚数字引脚56LCD D3引脚数字引脚57LCD D4引脚数字引脚58LCD D5引脚数字引脚59LCD D6引脚数字引脚61液晶D7引脚数字引脚62

verilog file , FPGA controll vga display- verilog file , FPGA controll vga display