URAT串口调试经典程序（Verilog）

Multiplication in Verilog code

此代码是由FPGA产生SPWM波的代码，简单易懂(use FPGA to generate SPWM)

 ；随着CMOS技术达到其物理极限，新技术

Verilog最基本的源代码之一，位宽为4的二进制计数器。既可以实现计数也可以实现对时钟信号的分频，因此是Verilog入门非常实用的代码之一。在此代码基础之上，可以进行多种改变，实现不同的功能。

Library OLED SSD1305

UML2 apprendre a modeliser a l aide de UML

说明：  ahbsram contains all codes of sram

Program for simulate a prtsc

基于DDS和SOPC的谐波信号发射器，拥有可调节的频率，阶段和谐波比例的谐波信号发射器由本文所设计。(Based on DDS and SOPC harmonic signal transmitter, with adjustable frequency, phase and harmonic proportion of harmonic signal transmitter designed by this article.)

在ISE下的中值滤波代码，采用的Verilog HDL语言，已经验证通过，方法简单，适合初学者使用，欢迎改进交流。。。。。。。。。。