FPGA控制DM9000A进行以太网数据收发的Verilog实现

基于verilog hdl编写的FPGA正弦信号发生器，已测试。(FPGA sine signal generator)

伪随机序列FPGA 通过仿真 M3000(Pseudo-random sequence M3000 FPGA simulation)

关于硬件描述语言Verilog的135个经典实例，从易到难，对Verilog的编程有很大的帮助。(About the Verilog hardware description language 135 classic example, from easy to difficult, for Verilog programming of great help.)

Booth 算法使用 Verilog HDL 实现用于 16 位乘法签名和未经签名的数字。展位乘数作品上的添加和转移操作的二进制数。

使用verliog实现ps2键盘接口的驱动，通过altera cyclone 第四代验证通过(Use verliog implement ps2 keyboard interface driven by a fourth-generation verified by altera cyclone)

串口收发程序，成功通过仿真，可以用来学习(Serial transceiver,It is successful through simulation and can be used to learn)

模块 ac_con (输出 heater_on、 cooler_on、 fan_on、 输入的 temp_low、 emp_high、 auto_temp、 manual_heat、 manual_cool、 manual_fan） ； 分配 heater_on = (temp_low & auto_temp) |manual_heat ； 分配 cooler_on = (temp_high & auto_temp) |manual_cool ； 分配 fan_on = (加热器上 | cooler_on | manual_fan; endmodule

基于SystemC的Uart模型-----文档(SystemC the Uart model of----- document)

基于FPGA的AD和DA设计代码及文档(Design code and document of AD and DA based on FPGA)

quartus 的220model 与 altera mf的库 用于fpga的modelsim仿真过程中添加到工程里面(the libary of 220 model and altera mf when we simulate the fpga project by modelsim)