登录
首页 » VHDL » 一个双向总线的vhdl实现

一个双向总线的vhdl实现

于 2023-07-29 发布 文件大小:25.20 kB
0 136
下载积分: 2 下载次数: 1

代码说明:

一个双向总线的vhdl实现-a two-way bus VHDL achieve

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • quartus-ii-automatically-assign-pins
    quartus ii 中自动分配管脚的三种方法(quartus ii automatically assign pins are three ways)
    2012-03-31 17:12:54下载
    积分:1
  • FPGA
    用Vrilog产生一个混沌信号,并用MATLAB仿真,画出波形。(With Vrilog generate a chaotic signal simulation using MATLAB, draw the waveform.)
    2012-11-15 20:29:35下载
    积分:1
  • 实现一个简单的电子钟,时间(小时,分,秒)可以设置…
    实现一个简单的电子钟,其时间(时,分,秒)可以设置和更改,设置和更改的同时不会影响其他显示的变化(相互独立)。-achieve a simple electronic bell, the time (hours, minutes and seconds) can set and change, Settings and change will not affect the other shows the change (independent).
    2022-04-07 20:02:24下载
    积分:1
  • 七人表决器
    七人表决器,当有四人或四人以上的人同意是,表决通过。每个裁判控制一个开关,高电平表同意,在quartusII上用全加器来实现,当表决通过时,实验箱上的LED灯亮
    2022-02-03 05:43:46下载
    积分:1
  • sd_slave_device
    verilog source code for SD card SLAVE DEVICE IP-Core
    2021-04-12 22:18:56下载
    积分:1
  • usb2lpt
    German REAL LPT! USB2LPT
    2012-08-05 03:33:40下载
    积分:1
  • 16个VHDL 编程实例
    本文件夹包含了16个VHDL 编程实例,仅供读者编程时学习参考。 一、四位可预置75MHz -BCD码(加减)计数显示器(ADD-SUB)。 二、指示灯循环显示器(LED-CIRCLE) 三、七人表决器vote7 四、格雷码变换器graytobin 五、1位BCD码加法器bcdadder 六、四位全加器adder4 七、英语字母显示电路 alpher 八、74LS160计数器74ls160 九、可变步长加减计数器 multicoun
    2022-06-19 01:26:50下载
    积分:1
  • cnt6
    verilog实现的“六进制约翰逊计数器”。(verilog implementation of the " six hexadecimal Johnson counters." )
    2009-09-18 19:11:18下载
    积分:1
  • Vending-Machine-using-Moore
    Vending Machine simulation using Moore sequence
    2016-05-30 08:24:35下载
    积分:1
  • FM_DemodNew
    FM接收机 基于FPGA的调频收音机的设计 用VEIRLOG语言编程,利用QUARTUSii与MODELSIM联合仿真(FM receiver on FPGA FM receiver design With VEIRLOG language program, use QUARTUSii and MODELSIM joint simulation)
    2021-04-07 12:49:01下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载