登录
首页 » VHDL » vhdl 基于cpld的8*8点阵显示显示心型

vhdl 基于cpld的8*8点阵显示显示心型

于 2023-07-21 发布 文件大小:273.71 kB
0 151
下载积分: 2 下载次数: 1

代码说明:

基于CPLD的实现控制8x8点阵动态显示心型图案的程序,使用VHDL语言,通过调节分频系数可以实现点阵的变换速度,通过改变不同的状态可以让点阵显示不同的图案。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • de2 vga controller board can also be used for other development
    de2 vga控制器,也可用于其他板子开发-de2 vga controller board can also be used for other development
    2022-05-17 01:30:37下载
    积分:1
  • 全部通过,是我的精心设计,完全满足初学者的要求。
    全部通过,是我的精心设计,完全满足初学者的要求。-all passed, I was carefully designed, fully meet the requirements of beginners.
    2022-02-20 15:52:11下载
    积分:1
  • counter
    说明:  基于fpga的计数器模块 分频 可移植 完美实现(Perfect realization of frequency division and portability of counter module based on FPGA)
    2020-06-20 21:00:01下载
    积分:1
  • Uart2Sdram2TFT_sobel
    说明:  使用FPGA实现sobel边缘检测的图像处理算法,更改后可直接使用在自己的系统上。(FPGA is used to implement the image processing algorithm of Sobel edge detection, which can be directly used in its own system after change.)
    2019-12-30 19:40:45下载
    积分:1
  • Dac714
    dac714的控制程序,包括spi数据通信,转换控制(dac714 control procedures, including the spi data communications, switching control)
    2011-05-18 09:13:59下载
    积分:1
  • ISE
    设计一4位比较器,画出门级电路图,用verilog语言完成设计。 (Design a four comparators, drawing out level circuit diagram, complete the design using verilog language. )
    2015-12-11 21:16:12下载
    积分:1
  • these files are written in verilog but i am uploading in text format
    these files are written in verilog but i am uploading in text format
    2023-08-21 20:45:02下载
    积分:1
  • shumagua
    通过数码管和单片机的组合 制作成的数码管时钟程序(Through the combination of digital control and made ​ ​ into a single-chip digital clock program)
    2013-10-27 12:30:04下载
    积分:1
  • Based on 12 of the MAX502 chip DAC chips in parallel procedures, the use of FPGA...
    基于芯片MAX502的十二位并行DAC芯片的程序,利用FPGA中的ROM查表进行数据存储-Based on 12 of the MAX502 chip DAC chips in parallel procedures, the use of FPGA in the ROM look-up table for data storage
    2022-05-18 20:20:32下载
    积分:1
  • ser_par
    24bitAD数据采样进行串并转换,并行输出。另包括24位DA并串转换,串行输出。(24bitAD data sampling and converted to strings, parallel output. Other notable features include 24-bit DA and string conversion, serial output.)
    2009-12-10 15:46:54下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载