等精度测试频率计，包括程序源代码以及相关注释

基于vhdl可用的数字频率计，误差较小，精准度较高。文件中还包含了与arm的通信模块、

本代码绝对真实可靠，VHDL语言写的FPGA呼吸灯。大家可以参考学习，对于VHDL入门还是很有帮助的。库 ieee ； 使用 ieee.std_logic_1164.all ； 使用 ieee.std_logic_arith.all ； 使用 ieee.std_logic_unsigned.all ；已通过编译，已实现呼吸灯功能。 

altera公司cpld的原理图库(protel格式)-sch.lib about altera s cpld.

FPGA AD采集八路数据，12位分辨率，小梅哥FPGA的开发程序，实测可用(FPGA AD collects eight path data, 12 bit resolution, and the development program of Mayo FPGA.)

几大代工厂的flash verilog源代码(flash verilog code)

流水线设计是高速电路设计中的一个常用设计手段。如果某个设计的处理流程分为若干步骤，而且整个数据处理是“单流向”的，即没有反馈或者迭代运算，前一个步骤的输出是下一个步骤的输入，则可以考虑采用流水线设计方法来提高系统的工作频率。-see up

fault minimization using genetic algorithm

LabVIEW FPGA SPI implementation

Comparador de magnitud

使用VHDL编程的异步FIFO程序 经调试可运行-Using VHDL programming asynchronous FIFO procedure can be run by the debugger