fir在dspbuilder下产生VHDL源码及其测试激励文件时的matlab模型,在modelsim下仿真通过...

一个FIR低通滤波器,最小阻带衰减-30db,带内波动小于1db．用MAXPLUS2设计与仿真。-This is a FIR LPF, with-30dB in stop-band and sigma is less than 1dB. It is designed and simulated on MAXPLUS2.

说明：  基于fpga的函数发生器设计通过fpga实现正弦波输出(基于fpga的函数发生器)

利用cordic实现三角函数的计算，用vhdl实现-use cordic achieve trigonometry calculations, using achieve vhdl

verilog学习资料。附带简单的源代码列子，可以直接使用和仿真。(verilog learning materials. Source code with a simple Lie Zi, and simulation can be used directly.)

三体模型仿真计算样例，基于特定的java浏览器插件对象，以非常形象的方式展示了三体运动物体的规律，可以调节运动参数，实时查看运动变化情况。

shift example for verilog

在SOPC下制作自定义部件（PWM发生器）的源程序，包括硬件描述HDL文件和驱动程序文件-Produced in the SOPC custom component (PWM generator) of the source, including hardware description HDL files and driver files

合众大公司XILINX_V4实验箱原理图-United XILINX_V4 large companies schematic experimental box

FPGA扫描LED显示灯，动态扫描,进行流水显示(FPGA Scan LED indicator lights, dynamic scanning, make the water show)

基于BASYS开发板的波形发生器和示波器设计，可以在显示器上显示波形，共有三角波方波锯齿波正弦波四种