登录
首页 » VHDL » 花了两周我们已经做出了一些改变,Altera DE1,DE2 PS2的IP

花了两周我们已经做出了一些改变,Altera DE1,DE2 PS2的IP

于 2023-07-13 发布 文件大小:27.03 kB
0 150
下载积分: 2 下载次数: 1

代码说明:

花了半个月才改好的Atera DE1/DE2 ps2 IP 驱动核。放在FPGA工程目录下可以直接使用。本IP能够驱动PS/2键盘和鼠标。使用时只要调用HAL目录下的文件即可以直接使用!-Spent a good two weeks we have made some changes Atera DE1/DE2 ps2 IP-driven nuclear. On the FPGA project directory can be used directly. The IP to drive PS/2 keyboard and mouse. When used as long as the call HAL directory file that can be used directly!

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • sdram-source
    SDR SDRAM 控制器的源代码 altera公司的(source code from altera)
    2010-06-09 19:35:03下载
    积分:1
  • zw222
    ZardWars Files ------------------------------
    2014-03-20 01:43:16下载
    积分:1
  • sanjose_hdlcon
    FFT implementation using C program
    2014-02-11 21:01:40下载
    积分:1
  • eDP
    eDP接口TFT-LCD显示驱动原码(verilog+c)(eDP Interface TFT-LCD display driver source code (verilog+c))
    2020-10-17 09:17:27下载
    积分:1
  • MAC
    在FPGA硬件上,使用verilog语言编写的一个乘累加器程序。(FPGA hardware, a multiply accumulator verilog language program.)
    2012-10-18 20:28:25下载
    积分:1
  • 10_100fsrb.pdf
    Ethernet Media Access Controller
    2014-04-30 19:56:17下载
    积分:1
  • 实用的程序代码,希望对大家有用,已经调试通过
    实用的程序代码,希望对大家有用,已经调试通过-Practical program code, in the hope that useful to everybody, has debugging through
    2022-09-21 12:35:03下载
    积分:1
  • leadingzero
    使用并行结构对32位数据进行前导零检测,使用Verilog编程(Use parallel structure to the 32-bit data, leading zero detection, using Verilog Programming)
    2010-05-12 10:48:36下载
    积分:1
  • vga_demo2
    VGA controller : Genarate a VGA signal from your inout information as color info of each pixel
    2010-06-24 09:26:57下载
    积分:1
  • list_ch06_02_debounce
    Eliminate the program of key bounce
    2012-12-23 00:22:42下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载