登录
首页 » VHDL » 有关FPGA芯片的管脚的封装的一些资料。

有关FPGA芯片的管脚的封装的一些资料。

于 2023-06-26 发布 文件大小:10.31 kB
0 184
下载积分: 2 下载次数: 1

代码说明:

有关FPGA芯片的管脚的封装的一些资料。-Pin on the FPGA chip packaging some of the information.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VHDL语言设计;功能描述:键盘扫描,不包含去抖电路
    VHDL语言设计;功能描述:键盘扫描,不包含去抖电路-VHDL language design Function description: the keyboard scanning, does not contain a circuit debounced
    2022-08-26 08:21:49下载
    积分:1
  • altera 公司的15IP源码 亲自测试还不错 有DIV, CONTER
    altera 公司的15IP源码 亲自测试还不错 有DIV, CONTER-ALTERA the 15IP source personally tests are also good DIV, CONTER
    2022-03-13 02:56:46下载
    积分:1
  • VHDL语言实现fft滤波算法
    用VHDL语言在FPGA上实现了fft算法和fir滤波
    2022-07-22 14:18:44下载
    积分:1
  • 浅显易懂的vrilogHDL的程序,可以帮助你迅速上手
    浅显易懂的vrilogHDL的程序,可以帮助你迅速上手-Easy and simple VerilogHDL programs to help you to get to the language quickly.
    2022-03-05 20:26:55下载
    积分:1
  • 256 点 FFT 实现的设计与实现
    实施256点,
    2023-04-02 01:20:04下载
    积分:1
  • //led.v /*
    //led.v /*------------------------------------- LED显示模块:led(CLK,AF,ADDR,DATA) 功能: 显示 注意事项: 8位LED 参数: CLK:扫妙时钟输入,推荐1kHz AF:数码管输出,a~h ADDR:数码管选择位数出,0~2 DATA:显示数据输入0~9999 9999 编写人: 黄道斌 编写日期: 2006/07/13 -------------------------------------*/-//led.v /*------------------------------------- LED Display Module : led (CLK, AF, ADDR. DATA) function : to show : 8 LED parameters : CLK : So Wonderful clock input, Suggest 1kHz AF : digital tube output, a ~ h ADDR : digital control options from the median, 0 ~ 2 DATA : data show that the importation of 0 ~ 9999 9999 prepared : Huang Daobin preparation date : 2006/07/13-------------------------------------*/
    2022-06-03 00:26:09下载
    积分:1
  • DDR_SDRAM_verilog
    说明:  DDR(双速率)SDRAM控制器参考设计verilog代码,可以直接用的,很好的(DDR (double rate) SDRAM controller reference design Verilog code, can be directly used, very good)
    2021-03-13 16:39:24下载
    积分:1
  • I2C
    说明:  一种能简单的实现I2C通讯的代码,对于主机和从机之间的通讯讲解的很清楚。(A Code for I2C Communication)
    2020-06-18 23:20:02下载
    积分:1
  • rs_encoder
    RS编码器的fpga实现,有TESTBench(RS encoder to achieve the fpga, and TESTBench)
    2009-06-24 11:37:04下载
    积分:1
  • crc8
    8位crc的verilog设计 通过仿真综合验证并已应用在工程里面 (verilog of 8bit error checkout )
    2021-03-01 11:09:34下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载