IQ解调器

Verilog HDL语言编写异步FIFO(Verilog HDL language, asynchronous FIFO)

Verilog实现的同步模8计数器,含有.v代码,数字电路线网图以及下板照片

应用背景256、分 ；  16；FFT执行一个基2快速傅里叶变换FFT架构。在一个等级的基础上，每一个等级都有自己的蝴蝶和等级，并用记忆从彼此分离交织器。 ；该FFT可以执行calcualations关于连续和数据流的数据（一个数据一套接一个的），多了，输入和输出通过对，增加带宽加倍。并；关键技术256、分 ；  16；FFT

异步FIFO，包括测试代码，可直接使用，测试时使能读写命令winc和rinc信号恒为1，测试其读写能力。

基于nios的vga显示实验，自制的ip核。可以按照自己的需求改写ip(Nios to vga display ip nuclear experiments, homemade. Can be rewritten in accordance with their own needs ip)

交通灯控制芯片，该芯片具有如下功能： 1）芯片采用中芯国际 0.18工艺设计，外部采用5V电源供电，内部添加LDO模块使内部数字电路采用1.8 v 的VDD、模拟电路采用3.3 v VCC。 请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报

单周期CPU自己课程大作业做的，亲测好用，verilog语言，适用vivado(Single cycle CPU course to do, pro - use, Verilog language, suitable for vivado)

说明：  SDIO 接口，实现SD卡的控制器功能，带有详细的注释(SDIO Interface,to realize the controller of SD Card,and have detail description.)

说明：  this describes building spi block on verilog hdl and programming them on an fpga device

对一个256长度的，数据为0-9的数据序列，进行哈夫曼编码。