网站首页

IQ解调器

于 2023-05-28 发布文件大小:168.09 kB

 0  250

下载积分: 2 下载次数: 1

我要下载

代码说明：

我必须做智商演示项目。我不知道写代码verilog.so版本请提供matlab和verilog在fpga中的编码实施iq解调器由以下模块组成：射频调制信号、混频器、低通过滤.it包含同相分量、正交分量。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

USB_GPIF-II
fpga模拟两路视频，简单拼接后，经过GPIF II接口传出给cy2014，测试usb的吞吐量(fpga generate two lane video, and transmit them through GPIF II interface. test cy2014)

2017-06-02 18:50:04下载

积分：1
yinpine2
基于NIOS2的VGA接口IP核，具有很好的借鉴性和参考性(NIOS VGA IP)

2012-10-12 21:14:35下载

积分：1
n_bit_counter
n bit generic shift registers

2011-03-18 17:55:19下载

积分：1
ALU_4bit
4位ALU,有两个4位输入，4位输出实现逻辑运算和算术运算，逻辑与或非，加1，减1等等功能(4 ALU, logical and arithmetic operations)

2012-11-18 18:04:59下载

积分：1
shiyanc
说明：希望对VHDL的学习大家有帮助，望大家指出错误，浮想交流！(We want to learn VHDL help, hope you point out an error, daydreams exchange!)

2011-04-14 09:10:28下载

积分：1
vhdl_codes
D-flip flop vhdl implement code

2012-04-13 14:03:13下载

积分：1
曼彻斯特编码和解码
它包含了曼彻斯特编码和解码的Verilog文件。它解释了曼彻斯特编码方案和解码方案的基本原则1553总线结构。它给人的主意，还写Verilog代码

2022-04-16 20:33:22下载

积分：1
AVR_Core.tar
CPLD例程(语言)《Verilog HDL数字控制系统设计实例》AVR_Core.tar.gz-.rar(CPLDprogram dialogue /Verilog language design examples)

2011-11-12 20:43:49下载

积分：1
使用 nios 和 verilog hdl tcp/ip 通信通过使用来创建 DM9000A，它可以起到 5 Mb/s
使用 nios 和 verilog hdl tcp/ip 通信通过使用来创建 DM9000A，它可以工作到 5 Mb/s 我已经用它在 DE2 板，你下载它和可以将复制到您的项目，然后使用它直接

2022-02-06 17:53:00下载

积分：1
哈夫曼树绘制
通过matlab代码对一组输入的字符串进行编码后，通过matlab内置函数对进行编码后的字符串进行哈夫曼树绘制。通过matlab代码对一组输入的字符串进行编码后，通过matlab内置函数对进行编码后的字符串进行哈夫曼树绘制。

2022-12-07 10:15:03下载

积分：1

696516资源总数
106914会员总数
0今日下载

IQ解调器

0 个回复

热门标签

热门下载