登录
首页 » Verilog » 交通灯控制器

交通灯控制器

于 2022-06-27 发布 文件大小:769.16 kB
0 168
下载积分: 2 下载次数: 1

代码说明:

交通灯控制芯片,该芯片具有如下功能: 1)芯片采用中芯国际 0.18工艺设计,外部采用5V电源供电,内部添加LDO模块使内部数字电路采用1.8 v 的VDD、模拟电路采用3.3 v VCC。 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 2ASK调制解调的VERILOG程序代码
    2ASK的verilog程序,可以编译通过,可以在QUARTUS II平台或者ISE平台上使用,也可以作为初学者学习参考借鉴的代码来使用,实用性价值比较高实用性价值比较高实用性价值比较高
    2022-02-02 01:04:15下载
    积分:1
  • DE2_70_Control_Panel_v1.3.0
    DE2-70开发板中附带的控制面板,可以读取存储器中的数据,这个可以正常连接和读取,有好几版本的,有的不能用,而这个经过我亲自测试。(DE2-70 development board comes with a control panel, you can read the data in the memory, this can be properly connected and read, there are several versions, and some can not be used, and this after I personally tested.)
    2012-10-06 22:29:11下载
    积分:1
  • EPM3064 FPGA控制8个通道开关控制
    应用背景EPM3064 FPGA控制8个通道开关控制,实现音响信号输入切换和信号混合.简化控制电路,减少电路板空间。关键技术电路运行可靠安全,接模拟电路输入信号选择器CD444DJ可以控制8通道模拟数信号通断。 1、实现高速任意通道的开启和关闭 2、LED指示开启通道。 3、输出电路心跳指示,显示电路工作状态。
    2022-12-26 05:50:03下载
    积分:1
  • CfgDDS_9910
    dds ad9910配置的verilog hdl程序,模块化设计,输入待配置的数据,字长,启动信号,即可自动产生时序,完成一次配置,模块还有done握手信号,方便用户调用时,反复多次配置。(dds ad9910 configuration verilog hdl program, modular design, the input data to be configured, word length, the start signal, the timing can be automatically generated, complete a configuration, the module has done handshake, user-friendly call, repeatedly configuration .)
    2015-04-21 22:03:50下载
    积分:1
  • gio_mio_emio_axi
    codes for zynq devices
    2014-06-23 19:00:03下载
    积分:1
  • BISS-c协议中英文版本
    描述了IC-hus公司推出的BISS-C协议内容,包括单向biss-c协议以及标准biss-c协议(Describes the BISS-C protocol introduced by IC-hus, including the one-way biss-c protocol and the standard biss-c protocol)
    2021-05-10 10:18:53下载
    积分:1
  • HDMI
    说明:  包括HDMI和DVI的源文件,以及相应打仿真文件(Including HDMI and DVI source files, as well as the corresponding simulation files)
    2020-08-26 20:58:26下载
    积分:1
  • CRC-Verilog
    此是进行循环冗余效验的Verilog编码,适合多种标准,如CRC16(this Cyclic Redundancy is well-tested Verilog code for a variety of criteria, such as CYXLIC REDUNDANCY)
    2007-01-03 10:47:43下载
    积分:1
  • RS-422standardmodulev2
    rs422标准通讯模块 异步收发 verilog语言编写(rs422 standard communication module asynchronous receiver verilog language)
    2013-12-23 14:14:18下载
    积分:1
  • uartuart
    uartuartuartuartuartuartuart 基于安排不
    2022-02-09 16:34:47下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载