FIR滤波器Verilog实现代码

// DEFINES `define BITS 32         // Bit width of the operands `define NumPath 34        module bgm(clock,  reset, sigma_a,  sigma_b,  sigma_c, Fn, dw_x, dw_y, dw_z, dt, Fn_out  ); // SIGNAL DECLARATIONS input clock; input reset; input [`BITS-1:0] sigma_a; input [`BITS-1:0] sigma_b; input [`BITS-1:0] sigma_c; input [`BITS-1:0] Fn; input [`BITS-1:0] dw_x; input [`BITS-1:0] dw_y; input [`BITS-1:0] dw_z; input [`BITS-1:0] dt;

说明：  8位RISC-CPU设计和测试文件，5位操作码支持32条指令，含堆栈实现子程序调用功能。(8-bit risc-cpu design and test file, 5-bit opcode supports 32 instructions, including stack to realize subroutine call function.)

数字pwm，用于数字电源控制， 双环控制电压补偿器传输函数同单环控制传输 函数结构相同，只是对应系数不同，因此补偿器结构相同，电流 ADC 采用流水线 ADC，采样数据经过 4 个时钟周期后得到 量化的数字量。电流 ADC 采用流水线 ADC，采样数据经过 4 个时钟周期后得到 量化的数字量。

FPGA实现的卷积编码，1/2编码效率，可在此基础上改为其他码率，如2/3 3/4等

i2c配置SAA7113，非常有用的程序，做视频采集类必看(i2c configure SAA7113)

files describe how to configure an ADV7180

AES TSAPI Retrieve Event in Non-blocking Mode

中山大学计组实验--单周期CPU设计，实现12条指令，基于xilinx ISE 14.4 测试通过

FIR有限冲击响应下带通滤波器的构建及滤波器仿真（通过matlab和simulink两种方法实现）(FIR finite impulse response bandpass filter and filter simulation (via two methods matlab and simulink))

针对某船舶模型定位系统中调速电机，以FPGA(现场可编程门阵列)为控制器，采用数字比例积分调节器实现电机的速度控制算法，设计出数字化调速控制器(Positioning system for a ship model in the motor speed, the FPGA (field programmable gate array) for the controllers, proportional integral regulator with digital speed of the motor control algorithm, designed digital speed controller)