寄存器 32 位

用Verilog实现的 哈佛结构的简单指令集CPU程序，由ALU、地址译码器、指令译码器等部分组成(Part of a simple instruction Verilog realize the Harvard architecture CPU program set by the ALU, address decoder, an instruction decoder, etc.)

64-point FFT/IFFT processor architecture : Rrdix-SDF

fir滤波器，Verilog语言写的，容易看懂-fir filter, Verilog language written in easy to understand

VGA interface using Spartan3E board from DIGILENT.Labview .vi

一个简单移位寄存器代码，verilog HDL编写(a simple shift register example，write with verilog HDL)

LDPC码的短循环对LDPC码性能的影响 (Short Protograph-Based LDPC Codes)

应用背景在本文中，我们提出了一种高效的设计方法在可重构硬件设备中实现GCM结合认证加密AES。由于四AES内核和四binaryfield复制我们能演示如何打破该100Gbps的速度必将在FPGA。为了减少的在Ghash操作关键路径，四级流水线已被插入在广发（2128）乘法。这个最后的GCM的架构依赖于一个4×4建筑实现了在Xilinx Virtex-5器件119gbps。关键技术即将推出的IEEE以太网标准的重点将提供的数据传输带宽的100Gbit /美国目前，最快的加密原始批准的美国国家标准与技术研究所，结合数据加密和身份认证，是伽罗瓦/计数器模式（GCM）操作。如果可行性，提高速度的GCM到100Gbit/s的ASIC技术已经表明，在GCM FPGA实现安全100G以太网网络系统出现了一些重要的结构问题。在本文中，我们报告一个高效的FPGA架构该模式结合AES分组密码。与四流水线并行AES-GCM芯我们可以要达到新的以太网标准要求的速度。此外，时间关键二进制字段乘法的认证过程依赖于四个流水线2 Karatsuba—人乘子。

VHDL学习总结，简要概括了VHDL，非常适合做学习的总结-VHDL study conclusion, a brief summary of VHDL, very suitable for learning to do a summary of

用于FPGA的反Z变换算法的Verilog代码。可用于JPEG及MPEG压缩算法。-FPGA for the anti-Z transform algorithm of Verilog code. Can be used in JPEG and MPEG compression algorithms.

这是使用VHDL编写的交通灯程序,供大家交流学习-This is the use of VHDL prepared by the traffic lights procedures for the exchange of learning