网站首页

用VHDL语言将二进制数据转换成十进制数据，并将十进制的每一个位分离出来单独存放。使用状态机实现，程序简单，仿真效果很理想，占用可编程器件的资源较少。...

于 2023-03-27 发布文件大小:987.00 B

 0  139

下载积分: 2 下载次数: 1

我要下载

代码说明：

用VHDL语言将二进制数据转换成十进制数据，并将十进制的每一个位分离出来单独存放。使用状态机实现，程序简单，仿真效果很理想，占用可编程器件的资源较少。-VHDL language with the binary data into decimal data and decimal places separated from each store individually. Realize the use of state machine, the program is simple, simulation results are satisfactory, occupation of programmable devices have fewer resources.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

利用verilog语言设计实现8路FIR滤波
利用verilog语言设计实现8路FIR滤波-Using verilog Language Design and Implementation of 8-channel FIR filter

2022-01-26 16:41:16下载

积分：1
MT9M001
FPGA驱动MT9M001的verilog代码，里面还有ddr3部分将图像数据进行存储，lcd进行图像显示，里面的摄像头驱动部分很详细，大家可以多研习研习(Verilog driver MT9M001 code, which is also the DDR3 image data storage, LCD display, which drives the part is very detailed, we can learn more)

2020-07-10 13:48:54下载

积分：1
DA_TLC5620
是基于FPGA的5620的数模转换芯片底层的应用程序，希望有用。(Is a digital-analog converter chip underlying the 5620 FPGA-based applications, and I hope useful.)

2013-12-15 10:43:21下载

积分：1
VHDL design entities, the basic structure of the language element of VHDL using...
VHDL设计实体的基本结构 VHDL的语言要素用VHDL实现电路设计的方法 VHDL设计流程-VHDL design entities, the basic structure of the language element of VHDL using VHDL circuit design approach to achieve VHDL design flow

2022-08-10 09:13:22下载

积分：1
vga_interface_requiring_core_regeneration
vga interface with text rom. font size 80x40. core need core regeneration.

2013-05-19 02:09:10下载

积分：1
Its-GPS-ranging-codes
GPS信号结构,C/A码产生方式及其测距码研究(GPS signal structure and ranging code research)

2014-03-20 08:51:27下载

积分：1
xapp1026
XILINX中LWIP协议例子应用指南，有实际例子(Examples of applications in LWIP agreement XILINX Guide, a practical example)

2020-10-13 22:07:32下载

积分：1
采用硬件描述语言Verilog HDL实现人回答功能，H.
用verilog hdl硬件描述语言实现多人抢答器功能，有计时，计分，报警等功能。-Using hardware description language verilog hdl people realize Answer feature, have timing, scoring and alarm functions.

2022-03-17 02:15:20下载

积分：1
vhdl语言实现的频率发生器，可以产生不同的频率
vhdl语言实现的频率发生器，可以产生不同的频率-A frequency generator wirriten by VHDL, which can generate different frequecies.

2022-03-10 21:02:25下载

积分：1
400rdm
说明：用于FPGA的学习，大家值得借鉴，可以好好学习一下(this is for fpga and you can use this.)

2020-06-16 15:20:02下载

积分：1

696516资源总数
106914会员总数
0今日下载

用VHDL语言将二进制数据转换成十进制数据，并将十进制的每一个位分离出来单独存放。使用状态机实现，程序简单，仿真效果很理想，占用可编程器件的资源较少。...

0 个回复

热门标签

热门下载