登录
首页 » VHDL » fir滤波器,Verilog语言写的,容易看懂

fir滤波器,Verilog语言写的,容易看懂

于 2023-03-26 发布 文件大小:1.57 kB
0 138
下载积分: 2 下载次数: 1

代码说明:

fir滤波器,Verilog语言写的,容易看懂-fir filter, Verilog language written in easy to understand

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • hex_counter-2014-10-15
    hex_counter old project, please let me know if need any help
    2014-12-03 02:21:05下载
    积分:1
  • DAC0832_control
    说明:  用verilog HDL编程实现的基于DAC0832的三角波信号,可借鉴编程实现DAC0832芯片控制(Programming with verilog HDL DAC0832-based triangular wave signal, we may learn programming DAC0832 chip control)
    2011-03-25 17:47:05下载
    积分:1
  • osiclator LED
    应用背景弗鲁托PA oscilar就像联合国领导是卡瓦依,zholo罗该为什么我需要一个接着一个普通该estudielo为什么deberia darselo masticado关键技术zh0lo VHDL l0ks,就像PA presumir Y阙我书房一个接着一个普通免费,但四sintetiza Y有她comportamiento寺特拉华入伍机构sincronizar O把一osiclar DOS LED
    2022-11-27 18:40:03下载
    积分:1
  • sdram_epm570_uart
    基于CPLD芯片EPM570的verilog hdl串口程序(the UART verilog hdl code based on CPLD chip-- EPM570)
    2014-06-03 20:27:45下载
    积分:1
  • 循环冗余校验码(试验报告)
    循环冗余校验码(试验报告)-Cyclic Redundancy Check (pilot reports)
    2022-03-18 10:59:43下载
    积分:1
  • yuqu
    蜂鸣器音乐演奏,有ppt说明,及实例工程文件。(Music buzzer, a ppt notes, and examples of engineering documents.)
    2020-12-27 20:09:02下载
    积分:1
  • TLC2543
    使用Verilog实现的AD采样,很有用的!(Implemented using Verilog AD sampling, very useful!)
    2020-11-18 15:59:39下载
    积分:1
  • 采用低功率乘法器与加法器的低功耗 FIR 滤波器
    本文提出了降低动态功耗有限 Imppulse 跃 (FIR) 数字滤波器的方法这些方法包括低功耗串行乘法器和串行加法器、 移位/添加的乘数,折叠组合展位乘数线性相位结构的改造和应用对 fir 滤波器,以减少功率引致此干扰的消耗也是减少。最小的功率,实现是在基于 8taps 和 8bits 的投入在 100 MHZ 转变/添加乘数 fir 滤波器的功率为 110mw 和 8bits 系数。拟议的 FIR 滤波器,合成了采用 Xilinx ISE 斯巴达 3E FPGA 和权力分析了使用 Xilinx XPower 分析器。
    2022-08-07 20:59:03下载
    积分:1
  • multiplier
    32位乘以32位乘法器,由datapath 和控制中心组成,输出64位结果(32bits by 32 bits multiplier )
    2012-03-26 11:55:39下载
    积分:1
  • Study_Test
    实现简单的硬件加法器、除法器,实现源码文中注释(Realize simple hardware adder and divider, realize source code)
    2020-06-21 05:20:01下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载