多阈值CMOStransistors是非常手术滴备用泄漏功率duringwhenIC为较长时间内不活动最近-多thershod电源-VHDL - IMDN开发者社群-imdn.cn" /> 多阈值CMOStransistors是非常手术滴备用泄漏功率duringwhenIC为较长时间内不活动。最近，功率gatingscheme提出了维护多个关闭电源模式和减小电极电源甚至短的不活跃时期。但是，这种系统能进行从高灵敏度对工艺参数变化。我们建议新浇注逻辑开关，是容错过程和reducepower在任何数字电路。预计的提案需要很少的金额项目努力和妥协降低功耗较大和较低的面积开销比早些时候的方法。此外，它可以团结生存系统toproposition额外的静态功耗减少方面受益。考试广泛娱乐的成果证明成功的拟议的设计-IMDN开发者社群-imdn.cn"> 多阈值CMOStransistors是非常手术滴备用泄漏功率duringwhenIC为较长时间内不活动。最近，功率gatingscheme提出了维护多个关闭电源模式和减小电极电源甚至短的不活跃时期。但是，这种系统能进行从高灵敏度对工艺参数变化。我们建议新浇注逻辑开关，是容错过程和reducepower在任何数字电路。预计的提案需要很少的金额项目努力和妥协降低功耗较大和较低的面积开销比早些时候的方法。此外，它可以团结生存系统toproposition额外的静态功耗减少方面受益。考试广泛娱乐的成果证明成功的拟议的设计 - IMDN开发者社群-imdn.cn">

网站首页

登录

多thershod电源

于 2023-03-16 发布文件大小:6.23 kB

 0  169

下载积分: 2 下载次数: 1

我要下载

代码说明：

静态功耗减少使用多 thershld< 跨度 style="font-size:12.0pt;line-height:115%;font-family:"color:#222222;background:white ；"> 多阈值 CMOStransistors 是非常手术滴备用泄漏功率 duringwhen IC 为较长时间内不活动。最近，功率 gatingscheme 提出了维护多个关闭电源模式和减小电极电源甚至短的不活跃时期。但是，这种系统能进行从高灵敏度对工艺参数变化。我们建议新浇注逻辑开关，是容错过程和 reducepower 在任何数字电路。预计的提案需要很少的金额项目努力和妥协降低功耗较大和较低的面积开销比早些时候的方法。此外，它可以团结生存系统 toproposition 额外的静态功耗减少方面受益。考试广泛娱乐的成果证明成功的拟议的设计

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

arm7
ARM7 VERILOG源码，非常精简，3级流水线(ARM7 VERILOG source code, very streamlined, 3-stage pipeline)

2009-12-02 10:57:51下载

积分：1
Chip_hardware_description_language_related_program
硬件描述语言相关芯片程序源码Chip hardware description language-related program source code(Chip hardware description language-related program source Chip hardware description language-related program source code)

2010-07-28 07:53:40下载

积分：1
APB 总线
APB 总线。可以实现单个数据在总机与从机之间的读写功能(This can achieve the read and write functions of a single data between the master and the slave .)

2017-08-22 16:04:06下载

积分：1
数字频率计毕业论文不是自己做的
数字频率计毕业论文不是自己做的-Digital Cymometer thesis do not own. . Ha ha

2023-05-02 09:30:02下载

积分：1
实现BCD码的加法，用VHDL实现，是书籍上配套的
实现BCD码的加法，用VHDL实现，是书籍上配套的-BCD ADDER，Using VHDL

2022-02-10 02:09:10下载

积分：1
欢迎大家使用该程序，是在FPGA下使用开发的。请大家使用。
欢迎大家使用该程序，是在FPGA下使用开发的。请大家使用。-Welcome to use the program is to use FPGA development. Please use the.

2022-06-19 03:41:34下载

积分：1
Adder4
本设计是设计了一个4位全加器的内容，是由4个一位全加器串联而成的(The design is to design a full adder 4 content, is one of four full adder in series from the)

2009-05-11 19:50:58下载

积分：1
my_test_rw_pack9
基于Verilog HDL的SDRAM控制器。实验条件：工具：Quartus II 6.0 ,SignalTap II FPGA：Altera Cyclone EP1C12Q240C8N SDRAM：HY57V283220T-6(SDRAM controller based on Verilog HDL. Experimental conditions: Tools: Quartus II 6.0, SignalTap II FPGA: Altera Cyclone EP1C12Q240C8N SDRAM: HY57V283220T-6)

2013-01-31 11:13:26下载

积分：1
基于VHDL的LCD显示程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用...
基于VHDL的LCD显示程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用-VHDL based on the LCD display program, including complete source code, locking pin, as well as download files documents can be directly downloaded using

2022-03-17 09:10:47下载

积分：1
FPGA_PSK
说明：可以实现2PSK的信号调制，已经过Modelsim波形仿真(It can realize 2PSK signal modulation and has been simulated by Modelsim waveform.)

2019-05-09 16:29:17下载

积分：1

696516资源总数
106914会员总数
0今日下载