登录
首页 » VHDL » VHDL硬件描述语言与数字逻辑电路设计

VHDL硬件描述语言与数字逻辑电路设计

于 2023-03-10 发布 文件大小:925.00 B
0 152
下载积分: 2 下载次数: 2

代码说明:

VHDL硬件描述语言与数字逻辑电路设计-VHDL hardware description language and digital logic circuit design

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ALU指令
    alu 模块,算术逻辑单元,实现简单的控制模块,有最基本的几条指令-alu instruction
    2022-09-28 07:05:02下载
    积分:1
  • verilog-axi-master
    说明:  Verilog AXI Components Readme GitHub repository: alexforencich verilog-axi
    2020-11-04 14:39:51下载
    积分:1
  • flash
    本程序是fpga控制flash的读写程序,包括了程序和仿真时的测试文件(fpga flash)
    2013-07-21 14:47:36下载
    积分:1
  • FIR低
    fir低通滤波器 用于dspbuilder pll:25ns data 400khz sin 10.8khz-fir low-pass filter for dspbuilder pll: 25ns data 400khz sin 10.8khz
    2023-05-01 00:45:03下载
    积分:1
  • dds
    DDS实验 matlab 与quartus 的完美结合(DDS experimental combination of matlab and quartus)
    2010-05-08 08:51:48下载
    积分:1
  • Basic-system-of-nexys3
    the basic system of nexys3(soft core)
    2012-09-21 23:41:14下载
    积分:1
  • CPU代码
    CPU代码-VHDL语言,实现了CPU的基本功能。-CPU code-VHDL language, the realization of the basic functions of the CPU.
    2022-02-02 11:14:11下载
    积分:1
  • 为验证系统的Verilog设计
    System Verilog for design verification
    2022-02-11 21:30:00下载
    积分:1
  • 对16×16次VHDL实例,如果需要详细的请让我知道
    VHDL examples for 16x16 times, if need detail pls let me know
    2022-04-08 01:26:55下载
    积分:1
  • 04_uart_test
    说明:  基于FPGA,用verilog hdl语言实现串口收发实验(Based on FPGA, using Verilog HDL language to achieve serial port transceiver experiment)
    2021-03-14 13:43:49下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载