网站首页

Xilinx CPLD源代码，使用XC9500系列CPLD,驱动液晶

于 2023-03-07 发布文件大小:70.05 kB

 0  181

下载积分: 2 下载次数: 1

我要下载

代码说明：

Xilinx CPLD源代码，使用XC9500系列CPLD,驱动液晶-Xilinx CPLD source code, use the XC9500 series CPLD, LCD Driver

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

fwPVerlilog
68013与FPGA的通信，包含了固件程序与verilog程序(68013 and FPGA communication, including firmware and verilog program)

2013-06-19 16:04:40下载

积分：1
基于VHDL的虚拟电子琴实现
本程序采用VHDL语言设计了虚拟电子琴。电子琴的设计包括四个模块：弹奏模块keyplay、自动演奏模块autoplay、查表及显示模块table和分频模块fenpin。弹奏模块keyplay根据按键动作请点击左侧文件开始预览！预览只提供20%的代码片段，完整代码需下载后查看加载中侵权举报

2022-03-26 09:20:47下载

积分：1
SourceFile
PS2键盘实验Verilog HDL代码(PS2 keyboard experiment Verilog HDL code)

2008-03-15 01:14:55下载

积分：1
fft1024
1024点fft verilog hdl(1024-point fft verilog hdl)

2020-09-08 20:28:02下载

积分：1
这是用Verilog HDL写的可调占空比分频控制器，可以挂在Avalon总线上使用...
这是用Verilog HDL写的可调占空比分频控制器，可以挂在Avalon总线上使用-This is written in Verilog HDL with adjustable duty cycle frequency controller, can be hung on the Avalon bus use

2022-09-09 08:45:02下载

积分：1
2点基2 FFT
此代码在FPGA使用VHDL了FFT的基本思想。

2022-01-25 16:35:13下载

积分：1
UART_Test
OMAP5912 UART的测试程序包括头文件源文件等。(OMAP5912 UART program test)

2011-08-14 16:04:03下载

积分：1
VHDL频率计
采用VHDL编写的频率计，模块划分清晰易懂，基本原理为检测一个闸门脉冲周期内的信号次数，采用四段数码管显示

2022-09-17 10:05:04下载

积分：1
dds
基于FPGA，利用vhdl语言结合matlab工具实现dds,已经仿真(Based on FPGA, VHDL language with matlab tools to achieve DDS, has simulation)

2013-04-22 15:36:08下载

积分：1
Synopsys 帮助文件 version 200205
Synopsys 帮助文件 version 200205-Synopsys sold version 200205

2023-08-02 16:20:05下载

积分：1

696516资源总数
106914会员总数
0今日下载

Xilinx CPLD源代码，使用XC9500系列CPLD,驱动液晶

0 个回复

热门标签

热门下载