网站首页

verilog based Real Time clock with manual input implement on fpga

于 2022-01-26 发布文件大小:1.18 kB

 0  156

下载积分: 2 下载次数: 1

我要下载

代码说明：

它是一个基于verilog的数字时钟，显示时-分-秒，它可以手动输入，并为时、分和秒分配3个开关第二，它数字时钟频率是实时设置的。我自己用逻辑开发的。。。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

2010-xilinx-fpga-
北京中教仪装备技术有限公司制作，关于xilinx FPGA使用的教程，包括ISE、picoblaze、microblaze等的使用说明。(some paper for the use of ise， picoblaze,microblaze)

2011-12-15 10:25:49下载

积分：1
dwt2d_latest[1].tar
说明：小波变换的开源代码（Verilog HDL）包括有测试文件，本人看过，挺好。(code of dwt)

2020-12-15 19:39:13下载

积分：1
Electronic code locks, FPGA
电子密码锁，采用基于fpga的设计，可以设置6位密码-Electronic code locks, FPGA-based design, can be set 6 password

2022-04-06 21:28:08下载

积分：1
verilog代码uart传输
通过UART进行的低功耗低成本的数据传输TEQ再检查一下它，一旦它的writen用Verilog语言而且它是基于一个协议，你要指定更好的沟通自己的规则

2022-01-30 23:50:40下载

积分：1
改进的DCT算法设计，veriloghdl实现
改进的DCT算法设计，veriloghdl实现-Improved DCT algorithm design, veriloghdl realize

2022-03-07 20:38:18下载

积分：1
vhdl
New files for pudn website

2018-06-30 07:30:02下载

积分：1
sim
csapp 第二版体系结构实验答案第三个部分能跑58分(the second edition csapp architecture experiment the third part of the answer can run 58 minutes)

2013-05-20 10:28:00下载

积分：1
clock_6
ds1302时钟驱动程序，已在quartus上验证可以是直接使用(DS1302 clock driver, which has been verified on quartus, can be used directly)

2020-06-24 12:00:02下载

积分：1
counter-with-T_FF
This is counter with T_FF.

2016-03-26 16:36:05下载

积分：1
JOP kernel, which is the core of the core, the Chinese can not find basic inform...
JOP的内核文件，这是核心的核心，中文资料基本找不到-JOP kernel, which is the core of the core, the Chinese can not find basic information

2022-07-20 02:09:37下载

积分：1

696516资源总数
106914会员总数
0今日下载

verilog based Real Time clock with manual input implement on fpga

0 个回复

热门标签

热门下载