网站首页

The time of the year undergraduate graduate design, signal generator and frequen...

于 2023-08-01 发布文件大小:10.14 kB

 0  198

下载积分: 2 下载次数: 1

我要下载

代码说明：

当年本科时的毕业设计，信号发生器和频率计-The time of the year undergraduate graduate design, signal generator and frequency counter

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

7SegmenAngka
说明： asssembly ccode to turn on 7 segmen

2019-12-17 09:53:09下载

积分：1
Spartan 3e
Spartan 3e - Active Power Meter-Spartan 3e- Active Power Meter

2022-02-28 11:45:02下载

积分：1
HDLC协议
HDLC协议的FPGA实现，运用了VHDL语言，主要就是解封帧HDCL，平切添加了外部接口

2022-07-15 03:35:09下载

积分：1
基于FPGA的17阶FIR滤波器VHDL代码及说明文档
基于FPGA的17阶FIR滤波器VHDL代码及说明文档-fpga fir

2023-03-06 09:25:04下载

积分：1
VHDL 编写的RAM例子
VHDL 编写的RAM例子-RAM prepared VHDL example

2023-03-23 05:20:03下载

积分：1
vhdl_codes
D-flip flop vhdl implement code

2012-04-13 14:03:13下载

积分：1
h_adder
ise13.2环境下VHDL编写的半加器器+仿真波形(ise13.2 environment half adder in VHDL simulation waveform control+)

2013-06-01 13:40:03下载

积分：1
sobel
Verilog代码实现Sobel算子，包括整个工程，仿真也有。。仿真表明该程序能实现Sobel 算子硬件实现(Verilog，Sobel Operator)

2011-05-10 21:11:21下载

积分：1
用vhdl来实现的数字频率合成的技术，几乎很全的，所有的都有...
用vhdl来实现的数字频率合成的技术，几乎很全的，所有的都有 -Use VHDL to realize the digital frequency synthesis technology, almost the whole of, all have

2022-02-04 17:07:58下载

积分：1
SDR
直接序列扩频通信的Verilog仿真代码，在Quartus II中实现。(Direct sequence spread spectrum communication Verilog simulation code, implemented in Quartus II.)

2011-01-16 12:18:18下载

积分：1

696516资源总数
106914会员总数
0今日下载

The time of the year undergraduate graduate design, signal generator and frequen...

0 个回复

热门标签

热门下载