基于Xilinx的分频器设计

说明：  sata3.0协议及FPGA各模块实现,有代码及文档说明。(Sata3.0 protocol and FPGA module implementation, with code and documentation.)

DDR2 SDRAM在opencore上download的！！！！！！！！！！！！！！！

说明：  配置GTH ip的例子工程，选用7 series 芯片的GTH 113quad的四个通道，在程序中每个链路利用自己的恢复时钟进行数据解码，所以四个通道可以各自独立运行；成功工作在2.54Gb/s的链路状态，长时间（>24小时）的测试，误码率一直为0.(The GTH ip example project is configured with four channels of the GTH 113quad of the 7 series chip. Each link in the program uses its own recovery clock for data decoding, so the four channels can operate independently; the successful operation is at 2.54Gb/ The link state of s, long time (>24 hours) test, the bit error rate has been 0.)

这是Verilog HDL的一个路灯的源代码。在电路板上的LED代表的绿色，黄色和红色light.After一些固定的时间内， LED将是命令打开或关闭。此外，时间会倒数，它会被董事会在屏幕上显示。它是为Verilog硬件描述语言的一个 新的学习者非常有用的。

基于FPGA cyclone III EP3C16F484C6的俄罗斯方块游戏。实现双人进行，屏幕倒置，分数显示，vga接口，键盘接口等功能(Tetris game based on FPGA cyclone III EP3C16F484C6 with functions including double players, screen upside down, score, vga and keyboard interface.)

特权同学主讲的FPGA设计的时序约束专题（STA部分）(Speaker privileged classmates timing constraints for FPGA design topics (STA section))

SOPC技术的fpga的实现verilog硬件描述语言，编写的在niosII 程序   采用altera芯片

资源描述该代码通过采用Verilog语言中的for循环语句实现了格雷码转二进制代码的功能，不同于网上的代码是该代码进行了修正，通过了ModelSim仿真完全正确，可以用来作为for循环语句的学习

北航夏宇闻的Verilog的PPT讲稿，挺经典的，适合初学者学习(Northern Xia Yu Wen' s Verilog the PPT script, very classic, suitable for beginners to learn)

按照手册驱动线阵CCDTCD1209和AD9945，驱动频率10M，板卡时钟30MHz，经PLL分频后输入驱动，该程序在altera cyclone IVE上验证通过