简单的CPU（源代码和合成脚本）

FPGA控制LCD1602调试笔记 有原理介绍和源代码 此资料来自百度文库（http://wenku.baidu.com/） 您目前所看到的文档是使用的抱米花百度文库下载器所生成 此文档原地址来自 感谢您的支持 抱米花 http://blog.sina.com.cn/lotusbaob http://wenku.baidu.com/view/fd27528483d049649b665832.html  

这段代码在 verilog 的用于计算 2 的浮点数，需要计算的保险带的 all32 位，它可以用。

说明：  XC7A35TCSG324-1的Verilog频率计程序，支持十分频，支持切换内外信号输入(Verilog frequency meter program of xc7a35tcsg324-1 supports decadal frequency division and switching internal and external signal input)

用Verilog语言实现4位二进制同步计数器的功能(Write a program in Verilog language to implement the fouction of Four binary synchronous counters.)

代码是伪随机数生成和检测的模块，用于通信行业的FPGA编程。包括VHDL和Verilog两种语言的版本。用于做接口测试。(This module generates or check a PRBS pattern.)

说明：  现在最流行的RTL设计方法之一，本书为全球流行的设计入门书籍(One of the most popular RTL design methods nowadays, this book is an introductory book for popular design all over the world.)

这个简单的项目举例说明如何编写简单的 1 位加法器和合成之前和之后合成与设计编译器对其进行测试。 登记册转让级别是您编写的代码和其模拟显示理想时间关系图。 门级后合成和设计编译器是代码，包含真正的时间关系图和模拟。

verlog通过FPGA实现数字钟，包含时间计数，秒表和闹钟等功能

OMAP5912 UART的测试程序 包括头文件 源文件等。(OMAP5912 UART program test)

The AGC is a smart programmable gain amplifier (PGA). The amplifier gain is adjusted based upon the input signal level so that the output is at a specified Target Gain. The AGC can be configured to be either a mono or stereo input / output component. For illustration purposes, the following discussion will highlight the stereo configuration.