登录
首页 » Verilog » 简单的CPU(源代码和合成脚本)

简单的CPU(源代码和合成脚本)

于 2022-04-30 发布 文件大小:5.47 kB
0 173
下载积分: 2 下载次数: 1

代码说明:

应用背景此文件包含所有的源代码和脚本,以Altera公司的简单CPU的合成。500MHz时钟设计运行。 ;关键技术使用CLA提高速度的设计。这只是一个简单的CPU,它的结构很简单,它没有任何管道或类似的东西。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 小梅哥RTL8211PHYFPGA
    说明:  基于RTL8211以太网芯片开发的以太网通信代码,使用Quartus编程,FPGA板子为开发者(Ethernet communication code based on rtl8211 Ethernet chip, using quartus programming, FPGA board for developers)
    2020-09-17 21:47:55下载
    积分:1
  • interpolate4
    调制信号后4倍内插的verilog代码,用于基带成型滤波器输入数据(4 times after modulation signal interpolation verilog code, used to baseband shaping filter input data)
    2017-04-20 15:52:09下载
    积分:1
  • verilog-digital-system-design-
    verilog数字系统设计,一本很好的verilog学习的书籍,很适合初学者(verilog digital system design, a good verilog learning books, it is suitable for beginners)
    2021-01-10 20:28:50下载
    积分:1
  • Shift_reg
    一个简单移位寄存器代码,verilog HDL编写(a simple shift register example,write with verilog HDL)
    2012-03-26 21:36:01下载
    积分:1
  • pipelined_fft_64_128_256
    用verilog实现64点,128点,256点的fft(64 points, 128 points, and 256 points FFT are implemented with Verilog)
    2018-05-11 14:57:35下载
    积分:1
  • axi slave
    axi slave 模型,verilog描述,自己可以根据自己的设计适当修改。基本功能可能存在bug,不过是模型,大家可以自己稍作修改。
    2022-01-24 17:36:33下载
    积分:1
  • NIOSII-Qsys_v1.3.1
    黑金刚FPGA开发板使用说明文档,讲诉了NIOS和Qsys的详细开发步奏,值得学习。(KINGBOX FPGA development board documentation, recounts in detail the development of step-outs and Qsys NIOS, it is worth learning.)
    2015-03-25 13:42:03下载
    积分:1
  • FPGA 全数字化实现信号发生器
    FPGA 全数字化实现信号发生器,产生正弦、三角、方波;幅值频率可调
    2022-04-06 14:39:16下载
    积分:1
  • function_automatic
    Verilog使用automatic function的範例(Verilog example of the use of the automatic function)
    2009-06-18 12:01:30下载
    积分:1
  • 16ChannelDeserializer
    LVDS De-serialization
    2019-06-20 14:53:25下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载