Vhdl 语言设计的 16 根 4 点 FFT

SDIO slave, written in verilog, does not support SPI mode.

说明：  verilog语言编写的简单FPGA 的从机模式 spi 通讯(Slave mode SPI communication of FPGA)

应用背景关键技术本书采用“做中学”介绍VHDL和FPGA技术的概念和设计人员通过一系列的实验方法。

wm8731的使用，用于音频信号的采集或者产生(wm8731 use for audio signal acquisition or produce)

资源描述利用VHDL语言编写的浮点乘法器，可自定义浮点数位数，即乘数的参数化。具体为二进制有符号的浮点乘法器，二进制补码进行浮点运算。浮点数的表示是仿照IEEE格式，设置成自定义形式。

用verilog语言实现基于DDS技术的余弦信号发生器，其输出位宽为16比特(Verilog language cosine signal generator based on DDS technology, the output bit width is 16 bits)

很不错的FPGA入门级实验指导书，按照实验的知道，能够学会使用ISE仿真简单的流水灯。教程较为详细，从硬件连接到代码编写都做了详细指导，适合新手入门。(Very good entry-level FPGA experimental guide books, according to the experiment know, be able to learn to use the ISE Simulator simple water lights. Tutorial in detail, the hardware connected to the coding have done a detailed guide for beginners.)

一个电子中的verilog实验源代码。适合verilog初学者学习参考-an electronic experiments of Verilog source code. Suitable for beginners learning Verilog reference

VHDL 源码模块，可以实现最经典原PWM，可以用于电源，电机的控制()

对MAX5250芯片进行控制，实现DA转换输出。(Controlling MAX5250 Chip)