网站首页

DDR3 SDRAM模块

于 2023-02-11 发布文件大小:9.51 kB

 0  200

下载积分: 2 下载次数: 1

我要下载

代码说明：

这是DDR3 SDRAM的控制器内核。默认配置支持一个64位UDIMM或SO-DIMM 支持1GB，2GB，4GB和8GB的DIMM大小以最低DDR3传输速率600 MT / s工作针对Xilinx Spartan 6 FPGA系列进行了优化在不到1300行的Verilog中实现支持BC4（Burst chop 4）读写命令和刷新命令 XC6SLX25和XC6SLX75 FPGA在-2和-3速度等级下验证了可靠的操作

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

truck_lights
Lights, Car light emulator for turn, stop and emergency

2012-11-06 18:27:06下载

积分：1
line_four
利用verilog HDL逐点比较法实现直线和圆弧插补(Use verilog HDL by-point comparison method to achieve linear and circular interpolation)

2020-12-01 14:59:27下载

积分：1
FPGA按键延时模块 debounce
说明： FPGA按键延时模块，产生key_value和key_flag 可直接例化调用(The key delay module of FPGA)

2020-06-22 04:20:02下载

积分：1
运动员反应时间测量电路
利用verilog编码，设计运动员反应测试时间的电路，共有三个输入，枪声、运动员和复位信号，另外，认为反应时间不可能小于200ms，因此当测量时间小于200ms时会发出警报

2022-04-30 18:00:25下载

积分：1
Verilog--Fourth-Edition
FPGA开发必备工具书，适合初学者。语法、范例讲的都很详细，是一部不错的工具书。(Verilog hardware description language Fourth Edition)

2015-09-30 12:34:50下载

积分：1
低通滤波器Verilog代码
多频信号通过低通滤波器，使用Verilog语言进行设计，多频信号是正弦信号。

2022-07-03 16:18:52下载

积分：1
pipeline_booth_mult_16
用流水线的方法实现16位乘法器，运算速度快，消耗时钟资源少(Pipeline method to realize 16-bit multiplier, which is fast in operation and consumes less clock resources)

2020-09-29 18:17:44下载

积分：1
vending-machine
用Verilog实现自动售货机功能，代码较初级。易懂，内含test文件。(Automatic vending machines function with Verilog code than the primary. Understandable, containing test files.)

2013-11-30 20:25:34下载

积分：1
kc705 sdi demo
使用sdi 对采集到是视频数据进行解码，转为bt656数据格式的数据进行输出

2022-10-08 18:25:03下载

积分：1

696516资源总数
106914会员总数
0今日下载

DDR3 SDRAM模块

0 个回复

热门标签

热门下载