登录
首页 » Verilog » fir滤波器

fir滤波器

于 2022-03-20 发布 文件大小:3.83 MB
0 173
下载积分: 2 下载次数: 1

代码说明:

用matlab中工具fdatool生成一个低通滤波器,将滤波器系数量化。仿真通过,通带2.5兆,截止频率5M。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • fpga spimaster
    基于fpga的spi  master  testbench,             适合初学者
    2022-03-26 06:47:31下载
    积分:1
  • emmc
    emmc协议的实现代码,包含了SD协议,usb实现协议(The implementation code of EMMC protocol)
    2021-04-08 16:39:00下载
    积分:1
  • dw_ahb_dmac_db
    It is Synopsys dmac controller databook
    2020-10-10 10:27:34下载
    积分:1
  • Veriolg HDL的D触发器
    D触发器程序,适合初学者使用和学习,Verilog hdl语言的,使用Xillinx公司的芯片。
    2022-10-29 12:45:03下载
    积分:1
  • 带控制器的数据通路实现链表读和累加
    一个自定义的内存,存储了一个链表,通过数据通路访问内存,读取数据,计算链表累加和,数据通路的控制器由一个有限状态机组成,实现了多状态下控制信号的产生,计算的结果回写到内存制定单元。整个过程介绍了有限状态机的设计以及数据通路控制的基本原理
    2022-02-18 16:49:10下载
    积分:1
  • FPGA 全数字化实现信号发生器
    FPGA 全数字化实现信号发生器,产生正弦、三角、方波;幅值频率可调
    2022-04-06 14:39:16下载
    积分:1
  • clock_gyc_system
    基于用户自定义模块的实时时钟的设计;Qsys硬件设计;(Custom real-time clock module-based design Qsys hardware design )
    2020-12-23 09:19:08下载
    积分:1
  • OFDM
    OFDM通信系统完整的收发Verilog代码(Verilog code of OFDM communication system)
    2018-04-12 19:16:50下载
    积分:1
  • PID_Verilog
    说明:  PID算法用verilog语言实现,实测可用,由三个模块组成(The PID algorithm is implemented in Verilog language. The actual measurement is available. It consists of three modules.)
    2019-04-30 02:32:21下载
    积分:1
  • Lossless_Compression_Method_for_Bayer_Image_and_FP
    描述Bayer图像无损压缩的一种先进算法及其如何在FPGA上实现(Description Bayer Image is an advanced lossless compression algorithms in the FPGA to achieve and how)
    2010-08-31 12:24:49下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载