登录
首页 » Verilog » 跨时钟域的异步fifo设计

跨时钟域的异步fifo设计

于 2022-03-07 发布 文件大小:5.04 MB
0 149
下载积分: 2 下载次数: 1

代码说明:

跨时钟域的异步fifo设计设计一个FIFO是ASIC设计者遇到的最普遍的问题之一。本文着重介绍怎样设计FIFO——这是一个看似简单却很复杂的任务。  一开始,要注意,FIFO通常用于时钟域的过渡,是双时钟设计。换句话说,设计工程要处理(work off)两个时钟,因此在大多数情况下,FIFO工作于独立的两个时钟之间。然而,我们不从这样的结构开始介绍—我们将从工作在单时钟的一个FIFO特例开始。虽然工作在同一时钟的FIFO在实际应用中很少用到,但它为更多的复杂设计搭建一个平台,这是非常有用的

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • tcp_ip_core_w_dhcp_latest.tar
    以太网协议 TCP/IP/DHCP协议verilog实现(Ethernet IP/TCP/DHCP verilog source code)
    2018-08-23 14:35:01下载
    积分:1
  • src
    yuv444 与yuv422相互转换verilog语言(yuv444 to yuv422)
    2021-01-20 14:38:41下载
    积分:1
  • FPGA设计全流程Modelsim+Synplify.Pro+ISE
    说明:  介绍了FPGA的使用以及modelsim联合synplify工具的使用方法(This paper introduces the use of FPGA and the use of Modelsim joint Synplify tool)
    2020-04-14 11:48:29下载
    积分:1
  • M_SSB_100
    由乘法器组成 单边带信号产生的 仿真源代码 msm (Composed of single sideband signal by the multiplier generated simulation source code msm)
    2007-07-25 14:59:29下载
    积分:1
  • ch8_1
    8选1程序,是利用vhdl编写的,自己弄得还能用,上传下(8 Select a program is written using vhdl, allowed herself can use to upload the next)
    2010-06-20 13:36:42下载
    积分:1
  • ModelSim_
    FPGA编写环境,具有仿真容易,软件内存小的特点(FPGA authoring environment, with easy simulation software features small memory)
    2013-07-24 19:20:57下载
    积分:1
  • Verilog模块的缓存设计
    这是 ;一种缓存设计的Verilog代码,使用先进先出算法。大约2000行代码,该程序包含缓存替换算法的实现。图像规则的选择,以及所有的模拟。这个设计有很多模块。这是包含所有的额外的模块,电路和所需的执行。
    2022-02-07 14:00:32下载
    积分:1
  • FPGA-SRAM_Test
    利用FPGA实现SDRAM的读写操作,通过硬件测试。(FPGA implementation using SDRAM to read and write operation, hardware testing.)
    2011-08-03 22:52:25下载
    积分:1
  • lcd-ip-core
    LCD 驱动的IPCORE,可用于alteraFPGA(LCD driver IPCORE, can be used to alteraFPGA)
    2011-02-15 11:34:38下载
    积分:1
  • main
    EP2C35A实验箱基于NIOSII的串行AD_DA编程(EP2C35A experimental box based NIOSII the serial AD_DA programming)
    2013-04-22 11:18:27下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载