登录
首页 » VHDL » vhdl编写的硬件乘法器

vhdl编写的硬件乘法器

于 2022-01-26 发布 文件大小:1.54 kB
0 157
下载积分: 2 下载次数: 1

代码说明:

vhdl编写的硬件乘法器-prepared by the VHDL hardware multiplier

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • dp_xiliux the CPLD Verilog design experiments, clock demo. code test.
    dp_xiliux 的 CPLD Verilog设计实验,时钟演示.代码测试通过. -dp_xiliux the CPLD Verilog design experiments, clock demo. code test.
    2022-12-25 17:55:03下载
    积分:1
  • Mashayan
    rebuild file in check for
    2018-01-27 16:36:35下载
    积分:1
  • nco11000
    实现输入一正弦波和噪声的叠加,介绍详细欢迎下载(The input of a superposition of sine wave and noise introduced in detail)
    2010-05-16 14:19:53下载
    积分:1
  • VHDLdepinlvji
    基于VHDL的数字频率计的设计.pdf 基于VHDL的频率计设计 很好用的 希望要用的同志来下载 (基于VHDL的频率计设计 很好用的 希望要用的同志来下载 )
    2020-07-14 09:38:51下载
    积分:1
  • 使用VHDL语言编程,烧录在芯片运行的倒数5秒响4声短铃最后一声长音的数字钟...
    使用VHDL语言编程,烧录在芯片运行的倒数5秒响4声短铃最后一声长音的数字钟-The use of VHDL language programming, burn in the chip to run the last 5 seconds short bell ring 4 final say sound a long tone of digital clock
    2022-06-20 16:23:08下载
    积分:1
  • verilog HDL 写的LMS滤波器
    verilog HDL 写的LMS滤波器-LMS filter using verilog HDL language
    2022-05-28 16:08:42下载
    积分:1
  • 8位数字显示的简易频率计
    (1)能够测试10HZ~10MHZ的方波信号; (2)电路输入的基准时钟为1HZ,要求测量值以8421BCD码形式输出; (3)系统有复位键; (4)采用分层次分模块的方法,用Verilog HDL进行设计,并对各个模块写出测试代码; (5)具体参照说明文档(包含源代码,仿真图,测试波形,详细的设计说明)(A square wave signal capable of testing 10HZ~10MHZ; (2) the reference clock input by the circuit is 1HZ, and the measured value is output in the form of 8421BCD code; (3) the system has a reset key; (4) adopt the method of layering sub sub module and design with Verilog HDL; (5) write test simulation program.)
    2020-12-02 02:59:26下载
    积分:1
  • freq
    vhdl八位十进制数字频率计的设计,顶层和数码管扫描模块(vhdl eight decimal digital frequency meter design, top-level and digital tube scanning module)
    2012-10-09 15:09:22下载
    积分:1
  • DDSverilog
    说明:  基于FPGA的Veilog HDL实现代码,简单明了,希望能帮助verilog的初学者……(DDS based on Verilog DHL for FPGA )
    2011-04-11 22:56:23下载
    积分:1
  • 基于fpga和xinlinx ise的串行通信vhdl程序,希望对你有所帮助!
    基于fpga和xinlinx ise的串行通信vhdl程序,希望对你有所帮助!-xinlinx and ideally serial communications VHDL process, and I hope to help you!
    2023-05-29 05:45:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载