A VEILOG HDL procedures, can be applied directly,

SDRAM控制器设计代码，我们写的SDRAM控制器是肯定包括初始化、读操作、写操作及自动刷新这些操作的，既然这样，我们就可以给每一个操作写上一个模块独立开来，这样也便于我们每个模块的调试，显然这种思路是正确的。那怎么让我们的各个模块工作起来呢，虽然都是独立的模块，但很显然这几个模块之间又是相互关联的。就拿上面刚才说的那个情况来讲，如果SDRAM需要刷新了，而SDRAM却正在执行写操作，那我们刷新模块与写模块之间怎么进行控制呢？这个问题解决了，读模块与刷新模块之间的这个问题也可以很轻松的解决。

本人编写的FPGA光电编码器输入模块,没有实验,但仿真基本实现,希望有参考价值.(FPGA optical encoder input module, there is no experimental, but simulation technology, hope to have reference value.)

这是实验室1.2从Altera的代码。这是初学者熟悉Altera的工具包和硬件描述语言（VHDL）这个练习的.The目的是学习如何连接简单的输入和输出设备的FPGA芯片和实现使用这些设备的电路的基本代码。我们将使用switchesSW17-0on DE2开发板作为输入电路。我们将使用发光二极管（LED）和7段显示器作为输出设备

这是一本关于VHDL编程的书籍,网上突然发现的,相信对相关人员会有所用途.-This is a book on VHDL programming, on-line suddenly found, I believe that the relevant staff will be use.

Fonts for LCD 162x64 (6x8)

ALTERA　NIOS处理器实验，编程环境是QUARTUS，在NIOS SHELL下编译实现功能。实验USB接口-Altera NIOS processor experiments, programming environment is QUARTUS in NIOS SHELL compiler functionality. Experimental USB interface

键盘接口电路的一个工程---包括vhdl源程序和编译后产生的相关文件-Keyboard interface circuit of a project--- including VHDL source code and compile the relevant documents after

说明：  华为 Verilog基本电路设计指导书--本文列举了大量的基本电路的Verilog HDL 代码，使初学者能够迅速熟悉基本的HDL 建模；同时也列举了一些常用电路的代码(Huawei Verilog basic circuit design instruction)

数字载波发生器，产生一个正弦波，工程中的所有模块都经过测试并运行没有任何问题，而且利用逻辑分析仪对每个模块的输出都进行了逻辑测试。并经过D/A转换得到了正弦波波形，但唯一的缺点是没有滤波器，如果有人想看标准正弦波，可以自制一个简易低通滤波器进行观看，如有不清楚的地方可以把问题发到我的邮箱jiangguoqian@126.com一起探讨研究。(sinewave)

浮点数运算的FPGA实现，包括仿真文件。-FPGA realization of floating-point operations, including the simulation file