登录
首页 » VHDL » 键盘接口电路的一个工程

键盘接口电路的一个工程

于 2022-05-19 发布 文件大小:1.04 MB
0 145
下载积分: 2 下载次数: 1

代码说明:

键盘接口电路的一个工程---包括vhdl源程序和编译后产生的相关文件-Keyboard interface circuit of a project--- including VHDL source code and compile the relevant documents after

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • adder
    说明:  通过四个半加器的互联,来实现四位加法器的电路结构(Through the interconnection of four and a half adder to achieve the four adder circuit)
    2011-02-20 15:17:15下载
    积分:1
  • VerilogHDL
    基于verilog convolutional coding 的卷积编码(verilog convolutional coding )
    2012-05-09 22:56:42下载
    积分:1
  • EPM570
    非常好的EPM570(CPLD)学习程序源码,适合初学者,能让其快速入门(Very good EPM570 (CPLD) learning program source code, suitable for beginners, allowing its Quick Start)
    2013-09-11 10:18:59下载
    积分:1
  • RGB_Driver
    串口收发程序,成功通过仿真,可以用来学习(Serial transceiver,It is successful through simulation and can be used to learn)
    2020-10-28 14:00:00下载
    积分:1
  • DFT_S_OFDM_lyl
    LTE上行链路使用的DFT-S-OFDM系统的仿真,其中包括QPSK星座映射、串并转换、N点DFT、子载波映射等。(LTE uplink using the DFT-S-OFDM system simulation, including QPSK constellation mapping, string and conversion, N-point DFT, subcarrier mapping, etc..)
    2020-11-01 20:59:55下载
    积分:1
  • AHB-answers
    这个文档回答了很多关于AHB总线在使用上经常遇到的问题(this doc gives a lot of answers for using AHB bus when doing design)
    2020-10-21 12:17:24下载
    积分:1
  • DLX-pipeline-in-verilog
    verilog实现DLX指令集5段流水线(5 stage DLX pipeline implemented in verilog)
    2013-08-24 22:59:48下载
    积分:1
  • Pipeline-2
    Pipeline processor verilog components
    2012-12-21 17:53:18下载
    积分:1
  • 这是改变,你可以找到它在网上视频。
    this come from alter ,you can look and find it on line about h263.
    2022-03-26 07:28:30下载
    积分:1
  • GCD
    Verilog 最大公约数设计RTL级代码和芯片设计图(Verilog GCD Design and synthesis layout )
    2021-04-26 15:48:45下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载