登录
首页 » VHDL » 键盘接口电路的一个工程

键盘接口电路的一个工程

于 2022-05-19 发布 文件大小:1.04 MB
0 152
下载积分: 2 下载次数: 1

代码说明:

键盘接口电路的一个工程---包括vhdl源程序和编译后产生的相关文件-Keyboard interface circuit of a project--- including VHDL source code and compile the relevant documents after

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • code
    浙江大学体系结构实验代码 实现流水线的forwarding(Architecture, Zhejiang University Experimental code pipeline forwarding)
    2020-09-26 11:57:46下载
    积分:1
  • 基于FPGA的ELM仿真
    Efficient_Digital_Implementation_of_Extreme_Learning_Machines_for_Classification
    2022-07-18 22:42:33下载
    积分:1
  • FPGA RAND 生成伪随机数
    FPGA生成伪随机数,希望对加密的童鞋有用(FPGA generates pseudo-random numbers, we want to be useful)
    2013-08-05 16:43:55下载
    积分:1
  • Verilogmanual
    VERILOG语言速查手册,与VHDL齐名的另外一硬件描述语言(verilog language manuals, and the other enjoying VHDL hardware description language 1)
    2007-03-01 13:29:04下载
    积分:1
  • interr_timer0
    interruption routine for PIC16F877
    2009-12-30 00:43:05下载
    积分:1
  • 携带向前看加法器
    这是为了添加 4 位东西非常有用的携带看前面加法器。进位加法器(CLA) 是加法器在数字逻辑中使用的类型。进位加法器通过减少确定运载位所需的时间量提高速度。它可以用更简单,但通常速度较慢,波纹携带加法器计算旁边的总和位的进位位对比和每一位必须等待,直到已开始计算自己的结果和进行位 (见加法器细节上波纹的串行加法器) 计算前进行。进位加法器计算一个或多个执行总和,从而减少了等待时间来计算结果的较大值位的前位。Kogge 石加法器和布伦特-西贡加法器是加法器的这种类型的例子。
    2022-01-25 14:15:25下载
    积分:1
  • verilog-ethernet
    说明:  Collection of Ethernet-related components for gigabit, 10G, and 25G packet processing (8 bit and 64 bit datapaths). Includes modules for handling Ethernet frames as well as IP, UDP, and ARP and the components for constructing a complete UDP/IP stack. Includes MAC modules for gigabit and 10G/25G, a 10G/25G PCS/PMA PHY module, and a 10G/25G combination MAC/PCS/PMA module. Includes various PTP related components for implementing systems that require precise time synchronization. Also includes full MyHDL testbench with intelligent bus cosimulation endpoints.
    2021-04-17 23:38:52下载
    积分:1
  • modsim仿真必备,可以帮助你解决很多你对软件不熟悉的问题!...
    modsim仿真必备,可以帮助你解决很多你对软件不熟悉的问题!-Simulation modsim necessary, I can help you solve many of the software you are not familiar with the problem!
    2022-04-23 10:16:49下载
    积分:1
  • 4-to-1
    4选1数据选择器,有使能端控制,4个数据输入,2个地址端,1个输出(4 1 data selector, enable end control, four data inputs, two addresses end, an output)
    2012-10-15 18:48:38下载
    积分:1
  • Radix-8 Booth Encoded Modulo
    vhdl 代码为基数 8 展位编码模块乘数与自适应延迟的高动态范围残留一些系统
    2022-08-25 03:41:29下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载