登录
首页 » Verilog » SPI接口设计

SPI接口设计

于 2023-01-31 发布 文件大小:1.03 kB
0 176
下载积分: 2 下载次数: 2

代码说明:

SPI接口主模式电路设计: (1)主频100M,输出时钟频率可调:主时钟2/4/8/32/64分频; (2)具有主动收发功能; (3)发送、接收数据均16bit为单位; (4)使用 SMIC 工艺库 smic18mm_1P6M 完成设计; (5)完成全部流程:设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、物理验证等。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FPGA-DSP
    FPGA数字信号处理实现原理及方法的例程(FPGA digital signal processing principle and method routines)
    2017-05-31 10:36:17下载
    积分:1
  • nseval
    nseval - Object evaluation, includes control method execution.
    2014-10-15 14:18:05下载
    积分:1
  • 小灯测试代码
    使用Verilog语言编写小灯测试代码,能实现流水灯的功能,代码简单易懂,很适合初学者学习和验证。
    2022-02-28 22:00:42下载
    积分:1
  • VendingMachine
    VHDL Vendingmachine source
    2013-11-02 06:19:46下载
    积分:1
  • 《HELLO FPGA》-软件工具篇
    说明:  学习使用quartus modelsim(learn to uee quartus modelsim)
    2020-03-18 09:24:22下载
    积分:1
  • VHDL
    说明:  运用VHDL描述函数发生器的各个波形,可有构成多功能函数发生器。(VHDL description of the use of various function generator waveforms, can constitute a multi-purpose function generator.)
    2009-08-18 16:54:24下载
    积分:1
  • FPGA 的UDP实现
    FPGA 的UDP实现,能够实现ARP、IP、UDP协议。已经通过验证。
    2022-12-13 19:55:03下载
    积分:1
  • 32_lvds_test
    说明:  Xilinx 公司Spartan-6系列FPGA实现LVDS,带Modelsim仿真文件,已综合。(Xilinx Spartan-6 Series FPGA implements LVDS with Modelsim simulation file, which has been synthesized.)
    2020-11-30 20:59:27下载
    积分:1
  • VHDL
    先设计序列发生器产生序列:1011010001101010;再设计序列检测器,检测序列发生器产生序列,若检测到信号与预置待测信号相同,则输出“1”,否则输出“0”,并且将检测到的信号的显示出来。(First design sequence generator sequence: 1011010001101010 redesign sequence detector to detect sequence generator sequence, if the same signal is detected with the preset test signal output " 1" , otherwise " 0" , and the detection display signal out.)
    2015-01-04 12:35:54下载
    积分:1
  • 32位计数器 Verilog
    实现32位计数器的功能。其中包含了源文件和仿真文件。适用于Verilog初学者学习使用。使用的是xilinx开发板实现。
    2022-12-19 14:15:04下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载