Verilog写的 8 位超前进位加法器

Designing Digital Down Conversion Systems with Altera CIC MegaCore and FIR Compensation Filter v6.1

VHDL、Verilog HDL语言，是华为公司的技术指导书，希望对你有所帮助-VHDL、Verilog HDL

实现qpsk解码，适合新手学习，代码简单，好用(mplementation of QPSK decoding)

说明：  Implementation of CORDIC atan block in VHDL

这是实验室1.2从Altera的代码。这是初学者熟悉Altera的工具包和硬件描述语言（VHDL）这个练习的.The目的是学习如何连接简单的输入和输出设备的FPGA芯片和实现使用这些设备的电路的基本代码。我们将使用switchesSW17-0on DE2开发板作为输入电路。我们将使用发光二极管（LED）和7段显示器作为输出设备

说明：  等精度测频法，有需要的可以下载看看哟，word中包含的代码(Equal Precision Frequency Measurement Method)

全加器的vhdl程序及其仿真图像.by利用它可以方便、准确地得到输出

these files are written in verilog but i am uploading in text format

DDR2 SDRAM仿真模型，适合于ModelSim下工作，请先阅读readme(DDR2 SDRAM Simulation Model which is suitable for modelsim. Please read readme file firstly.)

EP1C6_EP1C12核心板原理图，方便自己动手做板学习FPGA-EP1C6_EP1C12 core board schematics, do-it-yourself to do to facilitate learning FPGA board