序列检测器的实现采用Verilog HDL模拟使用ModelSim

级联积分梳状(CIC)滤波器是一种被广泛应用于软件无线电中，可以实现抽取或者插值的高效滤波器。它主要用于降低或提高采样率。CIC滤波器的主要特点是，仅利用加法器、减法器和寄存器，占用资源少，实现简单且速度高。

说明：  基于EasyFPGA030的四位数字密码锁。(Based on the four-digit lock EasyFPGA030.)

源文件中的代码是基于BOOTH2算法的32位乘法器，并且采用了4:2压缩器，并且进行了实际的仿真，直接运行就可以通过，代码通俗易懂，具有很好的参考意义，可以供初学者使用和参考。欢迎大家下载！

伪随机序列FPGA 通过仿真 M3000(Pseudo-random sequence M3000 FPGA simulation)

实现QR_RLS算法,基于fpga 的非线性功放的dpd实现(realize QR_RLS)

简易函数发生器，能产生正弦波，三角波，梯形波，方波，并且可调频率和幅度值。(Simple function generator can produce sine, triangle wave, trapezoidal wave, square wave, and the adjustable frequency and amplitude values.)

说明：  用于生成adams或recurdyn所需的路面不平度，用于悬架或其他的仿真(Adams or recurdyn used to generate the required road roughness for suspension or other simulation)

说明：  使用Verilog 编程语言实现对11 bit 编码器SSI输出的读取(Use Verilog to read encoder,it's 11 bit and SSI output)

介绍 verilog 语言，用于实现包括乘法计算两个 32 位数字。在码，我输入我的 CWID 和 41411 来验证功能。您可以更改要计算不同的值的十六进制文件。体系结构 ︰ 携带-波纹 + 进位跳跃。

说明：  对于一串二进制数前置零的计数的Verilog程序(For a string of binary zero count Verilog pre-procedure)