4阶24倍抽取CIC滤波器设计

此代码带实现PCIE RC端的RTL代码，详细的描述了RC端是如何工作的，工作性质基本与EP端类似。通过类似于网络中的包进行数据的接收与发送。 包含RTL代码和详细的文档说明。

Verilog学习例程EP2C5，内有跑马灯等18个程序(Verilog learning routines EP2C5, marquees and other 18 programs)

用zynq实现片内的数模转换，基于最新的zynq平台(zynq xadc on FPGA arm)

FPGA按键延时模块，产生key_value和key_flag 可直接例化调用(The key delay module of FPGA)

VHDL代码完成行列交织与解交织的功能实现(the realization of interleaver on VHDL language)

2011年全国大学生电子设计竞赛E题“简易数字信号传输性能分析仪”fpga的控制代码，verilog编写；包括了M序列及同步时钟的提取等所有程序。(2011 National Undergraduate Electronic Design Contest E title "Simple digital signal transmission performance analyzer" fpga control code, verilog prepared including the M-sequence and synchronous clock extraction and all other programs.)

该程序用来实现电话计时以算取费用，比较简单(telephone cost metering verilog code)

veirlog编写的PS2键盘通讯程序, 并有PS2接口的相关说明, Quartus II 8.1工程文件(veirlog written communication procedures PS2 keyboard, and a PS2 interface instructions, Quartus II 8.1 project file)

自动售货机，与现实生活中的售货机功能类似，可以自动进行找零(Vending machines, vending machines and similar real life, there is a function to automatically calculate the price of goods)

这是本人自己编写的可用于256*256大小的图像进行sobel边缘检测的vhd文件，可在QuartusII或MaxplisII下综合和仿真，并在FPGA上测试过。可以进行修改支持其他大小图像的sobel边缘检测，同时还可以实现其它的图像模块化处理算法，例如高斯滤波，平滑等。(this is my own preparation for the 256* 256 size of the image segmentation Edge Detection vhd document in the next QuartusII or MaxplisII integrated and simulation, and the FPGA tested. Can be adapted to support other size image segmentation edge detection, It can also achieve other modular image processing algorithms, such as Gaussian filtering, smoothing and so on.)