AD9267的FPGA参考设计

一种基于CPRI标准的WCDMA NoddeB射频光纤拉远接口FPGA设计.pdf (CPRI compliant the WCDMA NoddeB RF fiber pull far from the interface of the FPGA design. Pdf)

verilog8位浮点数四则运算。其中mantisa为4位，exp位为3位，符号位1位。可以为其他比特数的浮点运算verilog代码作为借鉴。程序包含testbench可以直接运行。

文件描述的是SDH 指针处理和系统同步代码 veriolg(SDH pointer processing and system synchronization code veriolg of file Description)

基于CPLD硬件描述语言编写的五电平SVPWM脉冲触发程序(Five level SVPWM pulse trigger program based on CPLD hardware description language)

使用Verilog编写的24位定时器，具有apb 总线接口，可以设置工作方式和计数初值。(The 24-bit timer written by Verilog has APB bus interface, which can set working mode and count initial value.)

异步的fifo,写时钟和读时钟相互独立，能够对数据进行缓存处理。希望对大家有用(Asynchronous fifo, write clock and the read clock independent of each other, capable of processing the data cache. I hope useful)

本资料是基于FPGA的AD_DA数据采集系统。所用AD是ADC081S，DA是DAC5311。通过查阅相关的AD_DA时序图，得出驱动程序。这对要写时序的初学者有很大的帮助。

verilog code for apb to ahb convert

都是实验课作业，直接打包的文件，下载之后可以直接跑。

altera Quartus Prime 15.1 Standard Edition的 I2C master code. 含除頻器