登录
首页 » Verilog » Nexys 4 7 段显示器

Nexys 4 7 段显示器

于 2023-07-11 发布 文件大小:147.19 kB
0 150
下载积分: 2 下载次数: 1

代码说明:

这是一个简单的方式来创建一个 verilog 模块为 7 段的目的,是很容易阅读和它可以测试您的 nexys 4 对 FPGA。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • verilog按键检测
    if(key_delay>5)//抖动处理  {  if(key_value>0)//松手后无法进入该语句 {  if(!f_onkey)// 疑问!在松手后 key_value为0,这个语句的内容还能执行吗? {  请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2023-01-01 13:50:03下载
    积分:1
  • LATTICE_ASYNFIFO
    LATTICE FPGA FIFO 程序例程,工程详细,全部源代码上传 (LATTICE FPGA FIFO routine, detailed engineering, all source code uploaded)
    2013-09-09 11:10:01下载
    积分:1
  • 基于FPGA的SDRAM 模块-单字读写
    驱动 SDRAM 而言,简单可以分为以下四项操作: (一) 初始化 (二) 刷新操作 (三) 读操作 (四) 写操作 初始化令 SDRAM 就绪,刷新操作就是不失掉内容(数据),读操作就是从 SDRAM 哪 里读取数据,写操作就是向 SDRAM 写数据。其中,读写操作又有单字读写,多字读写 还有页读写。 本代码针对单字读写
    2022-03-21 13:15:08下载
    积分:1
  • dpll
    说明:  在quartus下搭建的数字锁相环,能实现频率自动跟踪。(The digital phase-locked loop built under quartus can realize automatic frequency tracking.)
    2020-06-21 01:00:02下载
    积分:1
  • 16QAM
    说明:  在quartus上运行16QAM仿真,实现在modelsim上的波形仿真(Running 16QAM simulation on quartus)
    2020-04-27 18:24:11下载
    积分:1
  • 1pps
    说明:  fpga程序,产生1pps脉冲信号,使用的verilog语言。(FPGA program generates 1 PPS pulse signal, using Verilog language.)
    2020-06-20 17:00:01下载
    积分:1
  • iic程序
    这是IIc才程序,验证完成,可以直接复用,不许更改,有详细的文档介绍,和对应的代码
    2022-11-19 11:00:03下载
    积分:1
  • EasyFPGA030例程代码
    这个源代码是EasyFPGA030的例程。欢迎大家下载、试用。谢谢大家的支持!
    2022-02-07 01:41:07下载
    积分:1
  • MTD_MTI
    (1)MTI (2)用FFT实现MTD (3)用FIR滤波器实现MTD ((1) MTI (2) using FFT realization MTD (3) with the FIR filter implementation MTD)
    2020-11-04 16:39:52下载
    积分:1
  • 4BITMUIT
    利用LPM_MUIT宏模块设计一个四位数据乘法器(Use LPM_MUIT macro module design a four data Multiplier)
    2013-09-05 10:06:52下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载