登录
首页 » VHDL » 基于FPGA的六路抢答器

基于FPGA的六路抢答器

于 2023-01-01 发布 文件大小:1.35 MB
0 189
下载积分: 2 下载次数: 2

代码说明:

设计一个可供6组参赛选手使用的抢答器,具体要求如下:1)  可容纳6组参赛者的数字智能抢答器,每组设置一个抢答按钮供抢答者使用;2)  电路具有第一抢答信号的鉴别和锁存功能;3)  设置计分电路4)  设置犯规电路。顶层设计使用图形模块连线搭建,顶层功能模快均使用VHDL语言编写

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VerilogHDL_DC_Motor_control
    采用Verilog HDL语言编写的直流电动机控制系统,主要完成直流电动机的速度控制,典型的三闭环(位置、转速和电流反馈)直流电机控制系统,对控制类相关的学习者价值很高(Using Verilog HDL language of the DC motor control system, mainly the completion of DC motor speed control, a typical three-loop (position, speed and current feedback) DC motor control system for control-type high-value related to the learner)
    2008-01-10 23:34:29下载
    积分:1
  • DDS Verilog 代码。包含英文文档说明
    DDS Verilog 代码。包含英文文档说明-DDS Verilog code. Containing the English documentation
    2022-10-25 06:35:03下载
    积分:1
  • 一种新的FPGA实现AES-128采用降低残留素数的S盒
    应用背景在本文中,我们提出了一种新的FPGAAES的S盒的利用高性能的实现减少素数的残留。这个该设计在Xilinx Virtex-5实现xc5vlx50 FPGA器件。目的是使用一种新的基于查找表的条目集渣盒素数。减少残留素S盒数量增加了更多的混乱,AES的整个过程算法,使其更复杂,并提供进一步抵抗攻击。我们的实现达到了3.09 Gbps的吞吐量,共采用了1745片一个Virtex-5 FPGA。关键技术AES的应用减少了素数剩余的设计基于S盒是用VHDL语言实现一个Xilinx Virtex-5 xc5vlx50(包:ffg676,速度等级:3)使用FPGA设计工具ISE 9.2i。表4FPGA实现结果表明AES减少残留的素数的S盒。它介绍了Xilinx公司的FPGA器件选择的目标,加密吞吐量实现,定时报告和整体设备利用率。
    2022-02-02 18:37:31下载
    积分:1
  • 一个基于C51指令系统的简易uCOS示范程序,有完整的代码分析
    一个基于C51指令系统的简易uCOS示范程序,有完整的代码分析-A command system based on the C51 model uCOS summary procedures, have a complete code analysis
    2022-06-01 23:18:00下载
    积分:1
  • matrix_class
    it is a matrix library. it is needed for fir fier.
    2014-08-29 22:29:24下载
    积分:1
  • VHDL实现了IIS接口程序,在Quartus II 6.0上编译通过,在板子上可以读取IIS数据...
    VHDL实现了IIS接口程序,在Quartus II 6.0上编译通过,在板子上可以读取IIS数据-IIS VHDL interface procedures, the Quartus II 6.0 compiled by the board can read data IIS
    2022-01-26 02:43:55下载
    积分:1
  • 本例为DAC0832接口电路VHDL原代码
    本例为DAC0832接口电路VHDL原代码-The DAC0832 Interface Circuit Example for VHDL source code
    2022-08-14 02:36:10下载
    积分:1
  • 用verilog写的cpld的各种分频程序,希望大家指正,谢谢!
    用verilog写的cpld的各种分频程序,希望大家指正,谢谢!-using Verilog cpld written by the various sub-frequency procedures in the hope that we stand corrected, thank you!
    2023-01-20 06:35:04下载
    积分:1
  • 7_ImageEnhance
    基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,图像增强处理,平滑,锐化,滤波(System Generator based image processing engineering, multimedia processing FPGA implementation source code, image enhancement, smoothing, sharpening, filtering)
    2020-10-20 21:07:24下载
    积分:1
  • M25P80 serial memory for applications Verilog program
    针对串行存储器M25P80应用的verilog程序-M25P80 serial memory for applications Verilog program
    2022-03-12 06:10:14下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载