登录
首页 » VHDL » vhdl adder with two input 4

vhdl adder with two input 4

于 2022-11-16 发布 文件大小:660.00 B
0 131
下载积分: 2 下载次数: 1

代码说明:

vhdl adder with two input 4-bit and output of 4 bits and carry

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Rotating coordinates high
    高速计算机旋转坐标算法的硬件实现,用于快速傅里叶算法的核心单元-Rotating coordinates high-speed computer hardware algorithm for fast Fourier algorithm is the core unit
    2022-02-16 05:47:02下载
    积分:1
  • NIOSII-Qsys_v1.3.1
    黑金刚FPGA开发板使用说明文档,讲诉了NIOS和Qsys的详细开发步奏,值得学习。(KINGBOX FPGA development board documentation, recounts in detail the development of step-outs and Qsys NIOS, it is worth learning.)
    2015-03-25 13:42:03下载
    积分:1
  • 波动
    用FPGA实现pwm调制波,通过单片机软核控制输入量来实现任意占空比方波的产生-wave
    2022-02-21 19:23:40下载
    积分:1
  • 智能抢答器
    四人抢答器,包括主持人清楚按键,抢答后屏蔽其他三人的继续抢答,同时答题时间开始,答题时间三档可调。时间到后蜂鸣器发声,指示灯亮起。
    2022-06-13 04:37:19下载
    积分:1
  • SPI FLASH的控制器,FPGA实现,VHDL
    SPI FLASH的控制器,FPGA实现,VHDL 对于想使用FPGA实现spi flash控制的同学应该有用
    2022-03-23 23:56:51下载
    积分:1
  • spi_test
    说明:  基于fpga的spi通信测试 可与stm32进行spi通信测试(SPI communication test based on FPGA can test SPI communication with stm32)
    2020-06-20 21:00:01下载
    积分:1
  • 出租车模块设计加nios2设计cup程序代码 出租车模块设计加nios2设计cup程序代码...
    出租车模块设计加nios2设计cup程序代码 出租车模块设计加nios2设计cup程序代码-Taxi modular design design cup plus nios2 code taxi modular design design cup plus nios2 code
    2022-03-06 17:30:37下载
    积分:1
  • 计算机组成原理课程设计(vhdl语言实现)
    1. 一位全加器设计 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY add IS PORT(a,b,cin:IN STD_LOGIC; Co,S:OUT STD_LOGIC); END ENTITY add; ARCHITECTURE fc1 OF add is BEGIN S
    2023-06-03 00:55:02下载
    积分:1
  • verilog
    用fpga制作一个音乐播放器,此为浙江大学信电系fpga教程大实验成果。(Use fpga make a music player, this is the letter Electrical Zhejiang University fpga tutorial big experiment results.)
    2020-12-14 09:09:14下载
    积分:1
  • Verilog Blocking and Non Blocking
    Verilog Blocking and Non Blocking
    2022-01-27 18:34:43下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载