基于FPGA的VHDL可以产生不同的音调,象音乐一样

uart_tr 异步串口通信主机 使用verilog HDL语言编写(uart_tr the host of the uart )

应用背景对阵列的快速乘法的VHDL代码。作为主成分分析的项目的一部分，在FPGA。在可重构硬件平台实现的时候，该代码被开发，使矢量二进制乘法运算速度快。该程序可以在Xilinx Xise自如，可以在任何Xilinx FPGA编程。 ； ； ； ； ； ； ； ； ； ； ； ； ；关键技术该项目可开喜色从Xilinx。所有代码都是用VHDL和接收两个向量是mutliplied进行保存加法器加速增殖过程。最后的总和计算纹波进位加法器。操作数的长度是16位，结果是32位加一。

此VHDL语言程序可以控制液晶屏幕任意动画播放(The VHDL language program can control the LCD screen any animation)

ALTERA嵌入式设计大赛获奖作品文章，非常适合DE2开发参考-ALTERA Embedded Design Competition Prize-winning article, very suitable for the development of reference DE2

应用背景在本文中，一个高性能和高度优化Rijndael AES算法的硬件实现了设计并实现Xilinx Virtex-5 xc5vlx50FPGA器件。设计采用模块化利用VHDL语言的方法。设计工作正确如图所示。这个所提出的设计的性能进行评估的基础上吞吐量和面积。我们的设计利用了速度339.087兆赫，这意味着吞吐量4.34用399片Virtex-5 FPGA面积Gbps。关键技术本文提出了一种有效的Rijndael算法的硬件实现高级加密标准（AES）加密算法采用最先进的现场可编程门阵列（FPGA）。在非常高速集成电路设计的设计硬件描述语言（VHDL）。时序仿真进行验证所设计的电路的功能。性能评估也做了吞吐量和区域。在国家的最先进的Xilinx Virtex-5实现设计（xc5vlx50ffg676-3）FPGA实现吞吐量4.34千兆位/秒，总共使用了399片。

VHDL与源代码包-and VHDL source code

《Verilog HDL 程序设计教程》3-"Verilog HDL Design Guide" 3

是51单片机常用头文件定义，直接调用就可以，包括：1602液晶，12864液晶，5110屏，I2C,UART,精确延时函数，PWM调速，DS1302，DS18B20,,,,,,,(51 microcontroller used header file defines direct call can include: 1602 LCD, 12864 LCD, 5110 screen, I2C, UART, precision delay function PWM speed control, DS1302, DS18B20,,,,,)

友晶 altera DE2开发板中文用户手册，对DE2开发板的完整介绍。(DE2 development board Chinese user manual, a complete description of the DE2 board.)

本代码绝对真实可靠，VHDL语言写的FPGA呼吸灯。大家可以参考学习，对于VHDL入门还是很有帮助的。库 ieee ； 使用 ieee.std_logic_1164.all ； 使用 ieee.std_logic_arith.all ； 使用 ieee.std_logic_unsigned.all ；已通过编译，已实现呼吸灯功能。