登录
首页 » VHDL » VHDL出租车计费代码

VHDL出租车计费代码

于 2022-02-14 发布 文件大小:362.61 kB
0 200
下载积分: 2 下载次数: 1

代码说明:

该代码实现出租车计费功能,例如起步价为5元,按住相关控件后,每隔五秒,计数将加1,实现类似于开车时计费的功能,当松开按键后,计费也将停止。。。。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VHDL版的C51核(MC8051)
    VHDL版的C51核(MC8051)-VHDL version of the C51 core (MC8051)
    2022-06-19 21:32:45下载
    积分:1
  • IPSO
    i have coding for verilogHDL and VHDL. so please i want know that coding..
    2012-04-24 01:01:07下载
    积分:1
  • Hardware-CNN-master
    说明:  Convolutional neural network code for fpga
    2019-02-27 15:21:22下载
    积分:1
  • 基于VHDL的I2C程序0004,很不错的论文及程序,,大家快下啊
    基于VHDL的I2C程序0004,很不错的论文及程序,,大家快下啊-based on the I2C procedures VHDL 0004, a very good paper and procedures, we quickly under ah
    2022-02-13 02:05:07下载
    积分:1
  • 欢迎大家使用该程序,是在FPGA下使用开发的。请大家使用。
    欢迎大家使用该程序,是在FPGA下使用开发的。请大家使用。-Welcome to use the program is to use FPGA development. Please use the.
    2022-06-19 03:41:34下载
    积分:1
  • 步进电机
    此代码是用于旋转一个步进电机所需的方向。
    2022-10-22 10:05:04下载
    积分:1
  • AD9226
    一个AD9226芯片的驱动,用FPGA写的。虽然简单,但是希望对各位有帮助(An AD9226 chip driver, FPGA written. Though simple, but I hope you will help)
    2013-09-05 01:47:36下载
    积分:1
  • my_test_rw_pack9
    基于Verilog HDL的SDRAM控制器。 实验条件: 工具:Quartus II 6.0 ,SignalTap II FPGA:Altera Cyclone EP1C12Q240C8N SDRAM:HY57V283220T-6(SDRAM controller based on Verilog HDL. Experimental conditions: Tools: Quartus II 6.0, SignalTap II FPGA: Altera Cyclone EP1C12Q240C8N SDRAM: HY57V283220T-6)
    2013-01-31 11:13:26下载
    积分:1
  • 俄罗斯方块(Xilinx版)
    说明:  用verilog语言开发俄罗斯方块小游戏(Developing Tetris game with Verilog language)
    2020-11-27 08:47:38下载
    积分:1
  • The time of the year undergraduate graduate design, signal generator and frequen...
    当年本科时的毕业设计,信号发生器和频率计-The time of the year undergraduate graduate design, signal generator and frequency counter
    2023-08-01 18:30:02下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载