登录
首页 » VHDL » altera EP1C6Q240C6开发板原理图

altera EP1C6Q240C6开发板原理图

于 2022-12-08 发布 文件大小:66.53 kB
0 222
下载积分: 2 下载次数: 1

代码说明:

altera EP1C6Q240C6开发板原理图-altera EP1C6Q240C6 SCH

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • IPSO
    i have coding for verilogHDL and VHDL. so please i want know that coding..
    2012-04-24 01:01:07下载
    积分:1
  • ahb_sramc_vtb
    ahb总线Verilog代码及Verilog仿真文件(ahb bus Verilog code and Verilog simulation code)
    2020-08-25 20:48:15下载
    积分:1
  • SkanMean
    Firmware for autotuning Sensor
    2015-06-25 20:01:36下载
    积分:1
  • PID
    说明:  利用Verilog语言实现PID增量式控制,输出占空比(Using Verilog language to realize PID incremental control and output duty cycle)
    2020-04-24 10:06:59下载
    积分:1
  • 一个基于C51指令系统的简易uCOS示范程序,有完整的代码分析
    一个基于C51指令系统的简易uCOS示范程序,有完整的代码分析-A command system based on the C51 model uCOS summary procedures, have a complete code analysis
    2022-06-01 23:18:00下载
    积分:1
  • convotion_decode
    用verilog写的卷积码的编码程序以及viterbi译码程序(Use verilog write convolution code coding procedures and viterbi decoding program)
    2012-09-06 20:24:55下载
    积分:1
  • 基于FPGA的技术溢出研究程序,只是一个测试程序,大家可以下着用一下。...
    基于FPGA的技术溢出研究程序,只是一个测试程序,大家可以下着用一下。-FPGA-based research process of technology spillovers is only a test procedure, we can next look forward to using.
    2023-04-25 10:30:03下载
    积分:1
  • weifenqi
    微分器:利用数字锁相环进行位同步信号提取的关键模块(Differentiator: the use of digital phase-locked loop for bit synchronous signal extraction of key modules)
    2020-12-01 10:39:28下载
    积分:1
  • yinpine2
    基于NIOS2的VGA接口IP核,具有很好的借鉴性和参考性(NIOS VGA IP)
    2012-10-12 21:14:35下载
    积分:1
  • vhdl 计数器源程序,大家看看吧 vhdl 计数器源程序,大家看看吧...
    vhdl 计数器源程序,大家看看吧 vhdl 计数器源程序,大家看看吧-vhdl counter source, we see it vhdl counter source, we see it
    2022-08-21 00:34:32下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载