In Altera

一个解决除法溢出的例子，可以学习到很多，注释很详细(A solution to the division overflow example, you can learn a lot, very detailed notes)

hash加速器的verilog实现，也用于fpga或asic(hash verilog rtl )

verilog实现mp3解码程序，包括testbench(mp3 decoder verilog implementation procedures, including the testbench)

基于FPGA的直接序列扩频发射机的设计与仿真。实验中以QuartusII 7.2 为设计和仿真工具， 各模块采用Verilog HDL设计并封装，顶层使用图形设计方式,最后得到的仿真结果使用Matlab描点来绘制出波形。 (FPGA-based direct sequence spread spectrum transmitter of the design and simulation. Experiment to QuartusII 7.2 for the design and simulation tools, the module using Verilog HDL to design and package, the top-level use of graphic design, and finally the simulation results obtained using the Matlab description points to draw waveforms.)

n_bit_paralleLoadShiftRegJK

pex8311代码实现 altera的fpga 代码编程 实现本地读写 pex8311_test

实现温度显示，接温度传感器。在4数码管上显示小数点后两位的温度(temperture of FPGA)

它是一个正常的 fifo 编程代码。读和写时钟哪里不同对于写作过程阅读过程单独指针使用和用于控制这两个过程 3 附加指针1 指针为写指针控制其他读取的指针控制usedptr1 （第 1 次附加指针） 将递增的值写入进程和 usedptr2(第 2 次的附加指针)读取过程的减量。其中之一都被分配到 used_reg(第 3 次附加指针)。T他将控制的空和满的标志。由于这些标志写和读的启用控制信号

通过VERILOG编写的AD9516时钟芯片SPI配置代码(CONGIGURE THE ad9516)

Altera 基础篇公司书籍源码-Altera Corporation based on chapter books-source