登录
首页 » VHDL » 一个有效的高吞吐量的FPGA的AES实现多千兆位协议

一个有效的高吞吐量的FPGA的AES实现多千兆位协议

于 2022-11-26 发布 文件大小:219.01 kB
0 153
下载积分: 2 下载次数: 1

代码说明:

应用背景在本文中,我们提出了一种高效的非流水线式AES-128实现高实施吞吐量,以便它可以使用在千兆协议。我们实现我们的AES-128加密设计在Xilinx Virtex-7 FPGA解密了4.86 Gbps的5.30/ ECB模式和5.23/4.84吞吐量在CBC模式Gbps。关键技术由于高吞吐量的要求加密信道的体系结构,一种高效的实施硬件是必要的。这可以实现通过使用高端可重构智能利用平台。实现令人信服的高吞吐量,一高效的非流水线式的先进实现数据加密标准(AES)和密钥长度为128比特,用于千兆位现场可编程门阵列(FPGA)协议提出。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Verilog HDL
    基于Verilog HDL的数字电压表的程序-Verilog HDL-based procedures for the digital voltmeter
    2023-07-27 02:05:03下载
    积分:1
  • usb_latest[1].tar
    sub opercore USB CRC5 and CRC16 Modules //// //// //// //// //// //// Author: Rudolf Usselmann //// //// rudi@asics.ws //// //// //// //// //// //// Downloaded from: http://www.opencores.org/cores/usb/(sub opercore USB CRC5 and CRC16 Modules//////////////////////// Author: Rudolf Usselmann//////// rudi@asics.ws//////////////////////// Downloaded from: http://www.opencores.org/cores/usb/)
    2009-11-17 13:53:06下载
    积分:1
  • ALOHA
    this program is a simulation for Aloha
    2012-11-13 11:38:10下载
    积分:1
  • New-Folder-(2)
    UART communication on SPARTAN 6 it contains tx and rx
    2014-09-12 15:30:54下载
    积分:1
  • Verilog HDL的PLI子程序接口,用于与用户C程序在2个方向上传输数据,可用xilinx ISE,quartusii或modelsim仿真,...
    Verilog HDL的PLI子程序接口,用于与用户C程序在2个方向上传输数据,可用xilinx ISE,quartusii或modelsim仿真,-Verilog HDL PLI subroutine interfaces, for C program with the user in the direction of two transmission of data, available xilinx ISE. quartusii or modelsim simulation,
    2022-03-21 07:59:28下载
    积分:1
  • 一些较为经典的VHDL代码,专注于信号分析与检测方面
    一些较为经典的VHDL代码,专注于信号分析与检测方面-Some of the more classic of the VHDL code, focusing on signal analysis and testing
    2022-02-04 20:13:26下载
    积分:1
  • vhdl 语言实现的快速吠陀数学乘法
    此文档包含 VHDL 的Vedic 乘数的详细内容。 它内容Vedic 乘数过程的详细的解释。
    2023-04-07 00:45:03下载
    积分:1
  • 我是VHDL的初学者,这是我自己编译的简单的几个VHDL码,功能有3...
    我是VHDL的初学者,这是我自己编译的简单的几个VHDL码,功能有3-8解码器及其testbench,16位寄存器及其testbench和交通灯。 希望能和其他初学者一起讨论学习,并得到高手的指点-I VHDL beginners, this is my own translation of a few simple VHDL code. 3-8 function decoder and testbench, 16 Register and testbench and traffic lights. Hopes to be able to discuss other beginners learning, and with the guidance of the master
    2022-05-14 07:13:44下载
    积分:1
  • traffic-light-design
    基于ISP的交通灯设计,实现了各路状态转换、警察控制、行人请求功能。(ISP traffic light design, to achieve the brightest state transitions, police control, pedestrian request feature.)
    2014-07-12 13:35:31下载
    积分:1
  • 20081209_Test_maus
    Its project to move your mouse cursor on a vga monitor. it is very funny -)(Its project to move your mouse cursor on a vga monitor. it is very funny -))
    2009-05-12 18:53:12下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载